-
公开(公告)号：CN113741799A
公开(公告)日：2021-12-03
申请号：CN202011074103.4
申请日：2020-10-09
Applicant: 旺宏电子股份有限公司
IPC: G06F3/06
Abstract: 本发明公开了一种存储器装置，包括一存储器阵列及一净化单元。存储器阵列包括多个存储器页面，各存储器页面包括多个存储单元。净化单元施加一第一读取电压及一第二读取电压，由目标存储器页面中找出欲净化的至少一第一目标存储单元及至少一第二目标存储单元，施加一第一编程电压至该至少一第一目标存储单元，以改变至少一第一目标存储单元的逻辑状态至较高阈值电压的逻辑状态，施加一第二编程电压至该至少一第二目标存储单元，以改变至少一第二目标存储单元的逻辑状态至较高阈值电压的逻辑状态。
-
公开(公告)号：CN113537453A
公开(公告)日：2021-10-22
申请号：CN202110369585.4
申请日：2021-04-06
Applicant: 旺宏电子股份有限公司
Abstract: 本发明公开了一种存储器内运算方法及装置，适于由处理器对存储器执行MAC运算。在所述方法中，通过截断权重的二进制数据的至少一部分分数位及计算剩余位的补码，将二进制数据的格式自浮点格式变换成量化格式，且将经过变换的二进制数据编程至存储器的单元中。通过将输入信号的二进制数据迭代地输入至存储器中、对存储器的输出进行整合以及基于整合的输出来调整编程至单元的权重来执行调整程序。基于减少每一权重的二进制数据中值为一的位的几率来重塑权重的二进制数据。重复调整程序，直至满足结束条件为止。
-
公开(公告)号：CN109710173A
公开(公告)日：2019-05-03
申请号：CN201711012360.3
申请日：2017-10-26
Applicant: 旺宏电子股份有限公司
IPC: G06F3/06
Abstract: 本发明公开了一种存储器装置及应用于其上的数据管理方法。存储器装置包含存储器阵列与控制器。存储器阵列包含第一存储区域与第二存储区域。第一存储区域包含排列为I1行与J1列的多个第一子区域丛集，且各第一子区域丛集包含排列为O1行与P1列的多个子区域。第二存储区域包含排列为I2行与J2列的多个第二子区域丛集，且各第二子区域丛集包含排列为O2行与P2列的多个子区域。其中，控制器利用这些第一子区域丛集中的第一第一子区域丛集以及这些第二子区域丛集中的第一第二子区域丛集的其中一者存取第一数据。
-
公开(公告)号：CN116153367A
公开(公告)日：2023-05-23
申请号：CN202210322542.5
申请日：2022-03-29
Applicant: 旺宏电子股份有限公司
Abstract: 本公开提供存储器装置与其操作方法。存储器装置的操作方法包括：对一输入数据进行编码，将一编码后输入数据传送至至少一页缓冲器内，以及从该至少一页缓冲器平行读出该编码后输入数据；对一权重数据的一第一部分与一第二部分分别编码为该权重数据的一编码后第一部分与该权重数据的一编码后第二部分，将该权重数据的该编码后第一部分与该权重数据的该编码后第二部分写入至该存储器装置的多个存储器单元内，以及平行读出该权重数据的该编码后第一部分与该权重数据的该编码后第二部分；将该编码后输入数据分别乘上该权重数据的该编码后第一部分与该权重数据的该编码后第二部分，以平行产生多个部分乘积；以及将这些部分乘积累加，以产生一运算结果。
-
公开(公告)号：CN109710173B
公开(公告)日：2021-12-03
申请号：CN201711012360.3
申请日：2017-10-26
Applicant: 旺宏电子股份有限公司
IPC: G06F3/06
Abstract: 本发明公开了一种存储器装置及应用于其上的数据管理方法。存储器装置包含存储器阵列与控制器。存储器阵列包含第一存储区域与第二存储区域。第一存储区域包含排列为I1行与J1列的多个第一子区域丛集，且各第一子区域丛集包含排列为O1行与P1列的多个子区域。第二存储区域包含排列为I2行与J2列的多个第二子区域丛集，且各第二子区域丛集包含排列为O2行与P2列的多个子区域。其中，控制器利用这些第一子区域丛集中的第一第一子区域丛集以及这些第二子区域丛集中的第一第二子区域丛集的其中一者存取第一数据。
-
Patent Agency Ranking
公开(公告)号：CN113537453B
公开(公告)日：2025-04-01
申请号：CN202110369585.4
申请日：2021-04-06
Applicant: 旺宏电子股份有限公司
IPC: G06N3/0464 , G06N3/063 , G06N3/08
Abstract: 本发明公开了一种存储器内运算方法及装置，适于由处理器对存储器执行MAC运算。在所述方法中，通过截断权重的二进制数据的至少一部分分数位及计算剩余位的补码，将二进制数据的格式自浮点格式变换成量化格式，且将经过变换的二进制数据编程至存储器的单元中。通过将输入信号的二进制数据迭代地输入至存储器中、对存储器的输出进行整合以及基于整合的输出来调整编程至单元的权重来执行调整程序。基于减少每一权重的二进制数据中值为一的位的几率来重塑权重的二进制数据。重复调整程序，直至满足结束条件为止。
-
公开(公告)号：CN113741799B
公开(公告)日：2025-02-07
申请号：CN202011074103.4
申请日：2020-10-09
Applicant: 旺宏电子股份有限公司
IPC: G06F3/06
Abstract: 本发明公开了一种存储器装置，包括一存储器阵列及一净化单元。存储器阵列包括多个存储器页面，各存储器页面包括多个存储单元。净化单元施加一第一读取电压及一第二读取电压，由目标存储器页面中找出欲净化的至少一第一目标存储单元及至少一第二目标存储单元，施加一第一编程电压至该至少一第一目标存储单元，以改变至少一第一目标存储单元的逻辑状态至较高阈值电压的逻辑状态，施加一第二编程电压至该至少一第二目标存储单元，以改变至少一第二目标存储单元的逻辑状态至较高阈值电压的逻辑状态。
-
公开(公告)号：CN116469426A
公开(公告)日：2023-07-21
申请号：CN202210651752.9
申请日：2022-06-10
Applicant: 旺宏电子股份有限公司
IPC: G11C7/10
Abstract: 本公开提供一种存储器装置及其操作方法，该存储器装置包括存储器阵列，用于储存多个向量数据。各向量数据具有高有效位(MSB)向量与低有效位(LSB)向量。存储器阵列包括多个存储单元，各存储单元具有第一位及第二位。第一位用于储存各向量数据的MSB向量，第二位用于储存各向量数据的LSB向量。各该向量数据对应的一位线执行一次的位线设定，并根据该位线读取各该向量数据的该MSB向量与该LSB向量。各存储单元的阈值电压分布区分为N个状态，N为正整数且N小于2的2次方，各存储单元储存的等效位数小于2。
-
公开(公告)号：CN112506809A
公开(公告)日：2021-03-16
申请号：CN201910891765.1
申请日：2019-09-20
Applicant: 旺宏电子股份有限公司
Abstract: 本公开提供一种存储器系统以及存储器操作方法。存储器系统包含一闪存存储器芯片以及一控制器。控制器耦接该闪存存储器芯片，其中该控制器经配置以自一文档系统接收一第一版本的一数据，以储存该第一版本的该数据至该闪存存储器芯片的一第一页面；以及响应于该数据的一第二版本以编程该第二版本的该数据于该第一页面，其中该第二版本新于该第一版本。
-
公开(公告)号：CN117492638A
公开(公告)日：2024-02-02
申请号：CN202210925723.7
申请日：2022-08-02
Applicant: 旺宏电子股份有限公司
IPC: G06F3/06 , G06F12/02 , G06F12/1009 , G06F13/16
Abstract: 本公开提供了一种存储器装置及其操作方法，该存储器装置包括一存储器控制器、一缓冲器及一存储器阵列。缓冲器耦接至存储器控制器或者内嵌于存储器控制器。缓冲器的储存空间被存储器控制器配置以包括多个组。存储器阵列耦接至存储器控制器，且包括多个存储块。组一对一对应于存储块。各组用于储存要写入至对应的存储块的数据。存储器控制器以组为基础执行写入操作。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.026 seconds)
