-
公开(公告)号：CN115686349A
公开(公告)日：2023-02-03
申请号：CN202111558423.1
申请日：2021-12-17
Applicant: 旺宏电子股份有限公司
IPC: G06F3/06
Abstract: 本发明提供一种维持数据一致性的存储系统及其操作方法。操作方法包括：一第一存储器的一第一快取从一处理器接收一第一数据；将该第一数据由该第一存储器的该第一快取读出，并将该第一数据以一重做日志写入至该第一存储器的一日志缓冲区，其中，该第一数据相同于该重做日志；将该重做日志由该日志缓冲区写入至该处理器的一存储器控制器；于一第二存储器进行一存储器内部复制以将一第二数据复制成一撤销日志，其中，该第二数据是该第一数据的旧版本；以及将该重做日志由该存储器控制器写入至该第二存储器，以该重做日志覆盖该第二数据而成为一第三数据，其中，该重做日志、该第三数据与该第一数据相同，且，该存储器控制器与该第二存储器具有持久性。
-
公开(公告)号：CN114153421A
公开(公告)日：2022-03-08
申请号：CN202110829792.3
申请日：2021-07-22
Applicant: 旺宏电子股份有限公司
Abstract: 本公开提供了一种存储器装置与其操作方法。存储器装置包括：一存储器阵列，包括多个存储器单元，可用于储存多个权重值在该存储器阵列的这些存储器单元内；一乘法电路，对多个输入数据与这些权重值进行乘法，以得到多个乘法结果，其中在进行乘法时，这些存储器单元产生多个存储器单元电流；一数字式累加电路，对这些乘法结果进行一数字式累加；一模拟式累加电路，对这些存储器单元电流进行一模拟式累加以产生一第一乘积累加运算(MAC)操作结果；以及一决定单元，决定进行该模拟式累加、该数字式累加或一混合式累加，其中，在进行该混合式累加时，根据该第一乘积累加运算操作结果决定是否触发该数字式累加电路。
-
公开(公告)号：CN116153367A
公开(公告)日：2023-05-23
申请号：CN202210322542.5
申请日：2022-03-29
Applicant: 旺宏电子股份有限公司
Abstract: 本公开提供存储器装置与其操作方法。存储器装置的操作方法包括：对一输入数据进行编码，将一编码后输入数据传送至至少一页缓冲器内，以及从该至少一页缓冲器平行读出该编码后输入数据；对一权重数据的一第一部分与一第二部分分别编码为该权重数据的一编码后第一部分与该权重数据的一编码后第二部分，将该权重数据的该编码后第一部分与该权重数据的该编码后第二部分写入至该存储器装置的多个存储器单元内，以及平行读出该权重数据的该编码后第一部分与该权重数据的该编码后第二部分；将该编码后输入数据分别乘上该权重数据的该编码后第一部分与该权重数据的该编码后第二部分，以平行产生多个部分乘积；以及将这些部分乘积累加，以产生一运算结果。
-
公开(公告)号：CN114153420A
公开(公告)日：2022-03-08
申请号：CN202111010149.4
申请日：2021-08-31
Applicant: 旺宏电子股份有限公司
IPC: G06F7/487
Abstract: 本发明提供一种存储器内运算方法及装置，适于由处理器对存储器执行乘加运算。所述方法包括下列步骤：对待写入存储器的输入线及存储单元的输入数据及权重数据分别进行预处理，以区分为主要部分及次要部分；将被区分为主要部分及次要部分的输入数据及权重数据，分批写入输入线及存储单元以进行乘加运算，获得多笔运算结果；根据各运算结果的数值大小滤除运算结果；以及依据运算结果所对应的部分，对被滤除后的运算结果进行后处理，以获得输出数据。
-
Patent Agency Ranking
公开(公告)号：CN120017063A
公开(公告)日：2025-05-16
申请号：CN202410817001.9
申请日：2024-06-24
Applicant: 旺宏电子股份有限公司
Abstract: 本公开提供了一种模拟数字转换装置，包括以下元件。感应电路，耦接于存储阵列的位线，并且用于感应位线的电流以产生位序列，位序列具有温度计码的型式以表示模拟数值。锁存逻辑电路，包括多个锁存器与多个逻辑电路以形成存储阵列的页缓冲器，并且用于根据位序列产生字节，字节具有二元码的型式以表示数字数值。锁存器与逻辑电路用于执行转换处理以将位序列转换成字节，转换处理具有位宽度。
-
公开(公告)号：CN120015073A
公开(公告)日：2025-05-16
申请号：CN202410605106.8
申请日：2024-05-15
Applicant: 旺宏电子股份有限公司
Abstract: 本发明提供一种存储器装置及其运算方法。该存储器装置的运算方法包括：储存多个权重数据于该存储器装置的多个第一存储器单元。从多条串选择线输入多个输入数据。根据这些权重数据与这些输入数据，这些第一存储器单元产生多个存储器单元电流。这些存储器单元电流加总于耦接至这些串选择线的多条位线以得到多个加总电流。将这些加总电流转换成多个模数转换结果。乘累加这些模数转换结果，以得到一运算结果。
-
公开(公告)号：CN114153419A
公开(公告)日：2022-03-08
申请号：CN202110792246.7
申请日：2021-07-13
Applicant: 旺宏电子股份有限公司
IPC: G06F7/44
Abstract: 本发明提供存储器装置及其操作方法。存储器装置包括：一存储器阵列，包括多个存储器单元，可用于储存多个权重值于该存储器阵列的这些存储器单元内；一乘法电路，耦接至该存储器阵列，该乘法电路对多个输入数据与这些权重值进行乘法，以得到多个乘法结果；以及一计数单元，耦接至该乘法电路，对这些乘法结果进行位计数以得到一乘积累加运算(MAC)运算结果。
-
公开(公告)号：CN115220690A
公开(公告)日：2022-10-21
申请号：CN202111558035.3
申请日：2021-12-17
Applicant: 旺宏电子股份有限公司
Abstract: 本发明提供一种存储器装置与其操作方法。存储器装置包括：多个页缓冲器，暂存一输入数据；多个存储平面，耦接至这些页缓冲器，多个权重存储于这些存储平面，根据所接收的这些存储平面的多个地址，这些存储平面对这些权重与这些页缓冲器的该输入数据平行进行位元乘法，以平行得到多个位元乘法结果，这些位元乘法结果存回于这些页缓冲器；以及至少一累积电路，耦接至这些页缓冲器，对这些存储平面的这些位元乘法结果平行或依序进行位元累积操作以得到一乘积累加运算结果。
-
公开(公告)号：CN115206373A
公开(公告)日：2022-10-18
申请号：CN202110972835.3
申请日：2021-08-24
Applicant: 旺宏电子股份有限公司
IPC: G11C11/409 , G11C11/4074
Abstract: 本公开提供一种存储装置及数据存取方法，其中存储装置包括存储器电路及控制电路。存储器电路包括多个多阶存储单元，各多阶存储单元用以于至少一第一页面、一第二页面、及一第三页面中存储至少一第一位、一第二位、及一第三位。控制电路用于根据相关于第一位的一次读取操作来读取第一位，根据相关于第二位的M次读取操作来读取第二位，并根据相关于第三位的N次读取操作来读取第三位，其中，M与N的差值小于等于1。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.023 seconds)
