公开(公告)号：CN1835252A

公开(公告)日：2006-09-20

申请号：CN200510108290.2

申请日：2005-10-10

Applicant: 日立电线株式会社

Inventor： 新井优洋 ,  今野泰一郎 ,  饭和幸

IPC: H01L33/00

CPC classification number: H01L33/02 ,  H01L33/14 ,  H01L33/30

Abstract: 在把含高浓度p型掺杂物的接触层作为最上层的半导体发光元件中，获得除了有效抑制来自上述接触层的掺杂物扩散、且是高亮度而且低驱动电压之外，在驱动半导体发光元件方面，还能预防出现时效性的发光输出降低以及驱动电压上升的结构。提供一种半导体发光元件，它在半导体基板(1)上结晶生长至少n型包层(3)、活性层(4)、p型包层(5)，进而在这些层的最上层上层叠添加了大于等于1×1019/cm3的p型掺杂物的As系接触层(7)，进而在其上形成由ITO膜(8)组成的电流分散层；在所述接触层(7)和p型包层(5)之间，设置由作为V族元素包含磷、而且对于所述半导体基板(1)结晶的晶格不匹配率在±0.3％以内的III－V族半导体构成的缓冲层6。