-
公开(公告)号：CN1249852C
公开(公告)日：2006-04-05
申请号：CN02159802.9
申请日：2002-12-27
Abstract: 一种天线装置(10A)，其包括天线单元(22)和滤波器(26)，该天线单元具有形成在由多个层叠和烧结板状的介电层而构造成的介电衬底(12)上的天线图案(20)，该滤波器具有在介电衬底(12)内形成的两个或多个谐振器(24A，24B)。天线单元(22)和滤波器(26)整体地形成。天线装置(10A)具有通孔(50)，其从第二输入/输出电极(30)向天线图案(20)的电源部分(32)附近的位置延伸，并且在通孔(50)的端部形成电极(52)，以用于在电极(52)和天线图案的电源部分之间形成电容(C5)。电容(C5)的值使得天线单元的天线图案与谐振器一起构造成一滤波器。
-
公开(公告)号：CN1411097A
公开(公告)日：2003-04-16
申请号：CN02149508.4
申请日：2002-10-03
Abstract: 谐振电极(16)有短路端元件(18)，它设置在介质衬底(14)中大致垂直中心平面上，例如，第5介质层(S5)的主表面上，具有连接到设置在介质衬底(14)侧面上的接地电极(12c)的短路端；第1开口端元件(20)，设置在介质衬底(14)中面对设置在介质衬底(14)的上表面上的接地电极(12a)的平面上，例如第2介质(S2)的主表面上；第2开口端元件(22)，设置在介质衬底(14)中面对设置在介质衬底(14)的下表面附近的接地电极(12b)的平面上，例如第8介质层(S8)的主表面上。
-
公开(公告)号：CN1174516C
公开(公告)日：2004-11-03
申请号：CN02106959.X
申请日：2002-03-05
IPC: H01P1/203
CPC classification number: H01P1/20345 , H01P7/084
Abstract: 本发明提供了一种层叠型介质谐振器及层叠型介质滤波器，用于抑制因谐振电极与内层接地电极重叠状态偏移而导致的特性变动，提高成品率并使之小型化。在位于谐振电极(16)与一侧的内层接地电极(18)之间的介质层内，谐振电极(16)的开路端部分与一侧的内层接地电极(18)之间的重叠部分(22)中有一部分被设为空间(24)；在位于谐振电极(16)与另一侧的内层接地电极(20)之间的介质层内，谐振电极(16)的开路端部分与另一侧的内层接地电极(20)之间的重叠部分(26)中有一部分被设为空间(28)；而且，在空间(24)与(28)内分别充填其介电常数高于所述介质层的介电常数的高介电常数材料(30)。
-
公开(公告)号：CN1291520C
公开(公告)日：2006-12-20
申请号：CN02149508.4
申请日：2002-10-03
Abstract: 谐振电极(16)有短路端元件(18)，它设置在介质衬底(14)中大致垂直中心平面上，例如，第5介质层(S5)的主表面上，具有连接到设置在介质衬底(14)侧面上的接地电极(12c)的短路端；第1开口端元件(20)，设置在介质衬底(14)中面对设置在介质衬底(14)的上表面上的接地电极(12a)的平面上，例如第2介质(S2)的主表面上；第2开口端元件(22)，设置在介质衬底(14)中面对设置在介质衬底(14)的下表面附近的接地电极(12b)的平面上，例如第8介质层(S8)的主表面上。
-
公开(公告)号：CN100487975C
公开(公告)日：2009-05-13
申请号：CN02159397.3
申请日：2002-12-27
IPC: H01P1/203
Abstract: 本发明提供一种介电体滤波器，其包括：通过叠置多个介电层形成的介电衬底(12)；在所述介电衬底(12)中的谐振电极(14A，14B，14C，16A，16B，16C)，每个所述谐振电极(14A，14B，14C，16A，16B，16C)具有根据其部分而改变的有效介电常数；多个内层接地电极(22A，22B，24A，24B)；其中，每个所述谐振电极(14A，14B，14C，16A，16B，16C)的开路端沿所述介电层的叠置方向插入在所述介电层之间，被插入在所述多个内层接地电极(22A，22B，24A，24B)之间的所述介电层中的至少一个所述介电层的介电常数大于其它任何所述介电层的介电常数。
-
Patent Agency Ranking
公开(公告)号：CN1433105A
公开(公告)日：2003-07-30
申请号：CN02159802.9
申请日：2002-12-27
Abstract: 一种天线装置(10A)，其包括天线单元(22)和滤波器(26)，该天线单元具有形成在由多个层叠和烧结板状的介电层而构造成的介电衬底(12)上的天线图案(20)，该滤波器具有在介电衬底(12)内形成的两个或多个谐振器(24A，24B)。天线单元(22)和滤波器(26)整体地形成。天线装置(10A)具有通孔(50)，其从第二输入/输出电极(30)向天线图案(20)的电源部分(32)附近的位置延伸，并且在通孔(50)的端部形成电极(52)，以用于在电极(52)和天线图案的电源部分之间形成电容(C5)。电容(C5)的值使得天线单元的天线图案与谐振器一起构造成一滤波器。
-
公开(公告)号：CN1374755A
公开(公告)日：2002-10-16
申请号：CN02106959.X
申请日：2002-03-05
IPC: H03H9/00
CPC classification number: H01P1/20345 , H01P7/084
Abstract: 本发明旨在抑制因谐振电极与内层接地电极重叠状态偏移而导致的特性变动,提高层叠型介质滤波器等的成品率并使之小型化。在位于谐振电极16与一侧的内层接地电极18之间的介质层内,谐振电极16的开路端部分与一侧的内层接地电极18之间的重叠部分22中有一部分被设为空间24;在位于谐振电极16与另一侧的内层接地电极20之间的介质层内,谐振电极16的开路端部分与另一侧的内层接地电极20之间的重叠部分26中有一部分被设为空间28;而且,在空间24与28内分别充填其介电常数高于所述介质层的介电常数的高介电常数材料30。
-
公开(公告)号：CN1430308A
公开(公告)日：2003-07-16
申请号：CN02159397.3
申请日：2002-12-27
IPC: H01P1/203
Abstract: 一种介电体滤波器，其具有多个内层接地电极(22A，22B，24A，24B)，它们沿介电层的叠置方向将谐振电极(14A，14B，14C，16A，16B，16C)的各个开路端夹在其中。被插入内层接地电极(22A，22B，24A，24B)之间的第3到第6个介电层(S3－S6)中的每一个介电层的介电常数大于其它任何介电层的介电常数，即第1和第2介电层以及第7到第9介电层(S7－S9)的介电常数。
-
公开(公告)号：CN104106134B
公开(公告)日：2016-12-14
申请号：CN201180076358.7
申请日：2011-12-08
Applicant: 日本碍子株式会社
CPC classification number: H05K1/0306 , H01L23/15 , H01L23/36 , H01L23/3735 , H01L23/49822 , H01L23/49833 , H01L25/072 , H01L2224/48091 , H01L2224/48137 , H01L2224/48227 , H01L2924/10272 , H01L2924/1033 , H01L2924/1203 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/15192 , H01L2924/30107 , H01L2924/3512 , H05K1/0231 , H05K1/0263 , H05K1/162 , H05K3/22 , H05K2201/0195 , H05K2203/1126 , Y10T29/49124 , H01L2924/00014 , H01L2924/00
Abstract: 在具有由主要含有陶瓷的电介质层构成的基材和埋设在基板内部的内层电极的基板中，前述基材含有由第1电介体构成的至少1层的第1电介质层和由含有8质量％以上的玻璃网格形成体成分的第2电介体构成的至少1层的第2电介质层，在前述内层电极所具有的、与前述基板的主面大致平行的2个主面中的至少一个主面上，前述内层电极与前述第2电介质层相接触，前述基板的主面的法线方向上的、与前述内层电极相接触的前述第2电介质层的合计厚度t相对于前述基板的主面的法线方向上的前述第1电介质层的合计厚度T的比率t/T为0.1以上。通过这样的构成，能够不在前述基材上产生龟裂而同时烧成前述基材和前述内层电极。
-
公开(公告)号：CN103168355A
公开(公告)日：2013-06-19
申请号：CN201180016931.5
申请日：2011-10-12
Applicant: 日本碍子株式会社
CPC classification number: H01L23/13 , H01L23/057 , H01L23/24 , H01L23/36 , H01L23/49827 , H01L24/32 , H01L24/33 , H01L25/0655 , H01L25/07 , H01L25/18 , H01L2224/32227 , H01L2224/32237 , H01L2224/32238 , H01L2224/32245 , H01L2224/33181 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/00
Abstract: 在通过向功率电路上层叠驱动电路等外围电路而要实现小型轻量化、低电涌化及低损失化的大容量模块中，减少如下问题：因配设在功率电路上的功率半导体元件的端子与外围电路的电极的对位不充分而引起的功率半导体元件的端子与外围电路的电极的接合部中的电阻增大或在相邻的接合部之间的绝缘耐压降低等问题。在外围电路基板的表面设置台阶，通过该台阶与功率半导体元件的侧面接触，在功率电路与外围电路层叠时更准确地进行外围电路基板的电极与功率半导体元件的端子的对位，由此减少上述问题。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.029 seconds)
