公开(公告)号：CN100421321C

公开(公告)日：2008-09-24

申请号：CN200580001302.X

申请日：2005-05-26

Applicant: 日本电信电话株式会社

Inventor： 伊贺龙三 ,  近藤康洋

IPC: H01S5/227

CPC classification number: B82Y20/00 ,  H01S5/0265 ,  H01S5/12 ,  H01S5/2224 ,  H01S5/2226 ,  H01S5/227 ,  H01S5/2275 ,  H01S5/305 ,  H01S5/3072 ,  H01S5/3434

Abstract: 在p型基板上的低台面埋入元件结构中，为了具有高的元件特性，提高制造的成品率和run-to-run的再现性，使元件的接触层成长前，即上部金属包层成长后的截面形状变平坦，达到不使接触层的结晶性有问题的程度。在p型半导体基板(1)上具有至少是由p型金属包层(2)、活性层(4)和n型金属包层(6)构成的带状层叠体，利用电流阻断层(8)埋入层叠体的两侧，在电流阻断层(8)和层叠体上配置n型上部金属包层(9)和n型接触层(10)。n型上部金属包层(9)为使电流阻断层(8)和层叠体的上表面的凹凸变平坦的半导体结晶。

公开(公告)号：CN1898842A

公开(公告)日：2007-01-17

申请号：CN200580001302.X

申请日：2005-05-26

Applicant: 日本电信电话株式会社

Inventor： 伊贺龙三 ,  近藤康洋

IPC: H01S5/227

CPC classification number: B82Y20/00 ,  H01S5/0265 ,  H01S5/12 ,  H01S5/2224 ,  H01S5/2226 ,  H01S5/227 ,  H01S5/2275 ,  H01S5/305 ,  H01S5/3072 ,  H01S5/3434

Abstract: 在p型基板上的低台面埋入元件结构中，为了具有高的元件特性，提高制造的成品率和run－to－run的再现性，使元件的接触层成长前，即上部金属包层成长后的截面形状变平坦，达到不使接触层的结晶性有问题的程度。在p型半导体基板(1)上具有至少是由p型金属包层(2)、活性层(4)和n型金属包层(6)构成的带状层叠体，利用电流阻断层(8)埋入层叠体的两侧，在电流阻断层(8)和层叠体上配置n型上部金属包层(9)和n型接触层(10)。n型上部金属包层(9)为使电流阻断层(8)和层叠体的上表面的凹凸变平坦的半导体结晶。