-
公开(公告)号：CN103403848B
公开(公告)日：2016-02-24
申请号：CN201280010887.1
申请日：2012-01-20
Applicant: NTT电子股份有限公司 , 日本电信电话株式会社
IPC: H01L21/331 , G02F1/017 , H01L29/737 , H01L31/10
CPC classification number: H01L29/0615 , G02F1/025 , G02F2001/0157 , H01L29/0692 , H01L29/0821 , H01L29/205 , H01L29/41708 , H01L29/42304 , H01L29/7371 , H01L31/03046 , H01L31/035281 , H01L31/105 , Y02E10/544
Abstract: 本发明的目的在于，提供可以缩小器件尺寸、降低串联电阻和抑制泄漏电流的半导体器件。本发明正是把器件动作本来不需要的电位阶差产生层插入器件的结构内。该电位阶差具有这样的功能，即使带隙小的半导体在台面侧面露出，也可以抑制该部分的电压降，减小对器件动作不合适的泄漏电流。异质结构双极晶体管、光电二极管和电场吸收型光调制器等都可以得到该效果。另外，在光电二极管中，由于泄漏电流缓和，所以可以缩小器件的尺寸，不仅可以通过降低串联电阻改善动作速度，还具有可以高密度地阵列状地配置器件的优点。
-
公开(公告)号：CN102257640A
公开(公告)日：2011-11-23
申请号：CN200980150764.6
申请日：2009-12-11
Applicant: NTT电子股份有限公司 , 日本电信电话株式会社
IPC: H01L31/107
CPC classification number: H01L31/1075
Abstract: 本发明的目的是提供具有不必高精度地控制埋入n电极构造的n型区域的掺杂剖面就能够抑制边缘击穿的构造的埋入n电极构造的电子注入型APD。本发明的APD在n电极连接层(32)和雪崩倍增层(34)之间插入有离子化率低的缓冲层(33)。具体地说，是依次层叠了n电极层(31)、n电极连接层(32)、缓冲层(33)、雪崩倍增层(34)、电场控制层(35)、带隙倾斜层(36)、低浓度光吸收层(37a)、p型光吸收层(37b)及p电极层(38)，至少由低浓度光吸收层(37a)和p型光吸收层(37b)组成的光吸收部(37)形成台面形状的电子注入型APD。
-
公开(公告)号：CN103081129B
公开(公告)日：2015-07-22
申请号：CN201180042210.1
申请日：2011-09-01
Applicant: NTT电子股份有限公司 , 日本电信电话株式会社
IPC: H01L31/107
CPC classification number: H01L31/035281 , H01L31/03046 , H01L31/1075 , Y02E10/544
Abstract: 本发明的目的在于提供一种能够降低台面表面、电极层的形状所引起的暗电流的APD。APD（301）具备：半绝缘性基板（1）；在半绝缘性基板（1）面上，按照p型电极层（2）、p型光吸收层（3A）、低杂质浓度的光吸收层（3B）、带隙倾斜层（4）、p型电场控制层（5）、雪崩倍增层（6）、n型电场控制层（7A）、以及低杂质浓度的电子行进层（7B）的顺序层叠的第1层叠结构所构成的第1台面（101）；以及从层叠方向看，外周处于第1台面（101）的外周的内侧，在第1台面（101）的电子行进层（7B）侧的表面上，按照n型电极缓冲层（8A）、以及n型电极层（8B）的顺序层叠的第2层叠结构所构成的第2台面（102），n型电场控制层（7A）的总施主浓度比p型电场控制层（5）的总受主浓度低2×1011～1×1012/cm2的范围。
-
公开(公告)号：CN103081129A
公开(公告)日：2013-05-01
申请号：CN201180042210.1
申请日：2011-09-01
Applicant: NTT电子股份有限公司 , 日本电信电话株式会社
IPC: H01L31/107
CPC classification number: H01L31/035281 , H01L31/03046 , H01L31/1075 , Y02E10/544
Abstract: 本发明的目的在于提供一种能够降低台面表面、电极层的形状所引起的暗电流的APD。APD（301）具备：半绝缘性基板（1）；在半绝缘性基板（1）面上，按照p型电极层（2）、p型光吸收层（3A）、低杂质浓度的光吸收层（3B）、带隙倾斜层（4）、p型电场控制层（5）、雪崩倍增层（6）、n型电场控制层（7A）、以及低杂质浓度的电子行进层（7B）的顺序层叠的第1层叠结构所构成的第1台面（101）；以及从层叠方向看，外周处于第1台面（101）的外周的内侧，在第1台面（101）的电子行进层（7B）侧的表面上，按照n型电极缓冲层（8A）、以及n型电极层（8B）的顺序层叠的第2层叠结构所构成的第2台面（102），n型电场控制层（7A）的总施主浓度比p型电场控制层（5）的总受主浓度低2×1011～1×1012/cm2的范围。
-
公开(公告)号：CN103403848A
公开(公告)日：2013-11-20
申请号：CN201280010887.1
申请日：2012-01-20
Applicant: NTT电子股份有限公司 , 日本电信电话株式会社
IPC: H01L21/331 , G02F1/017 , H01L29/737 , H01L31/10
CPC classification number: H01L29/0615 , G02F1/025 , G02F2001/0157 , H01L29/0692 , H01L29/0821 , H01L29/205 , H01L29/41708 , H01L29/42304 , H01L29/7371 , H01L31/03046 , H01L31/035281 , H01L31/105 , Y02E10/544
Abstract: 本发明的目的在于，提供可以缩小器件尺寸、降低串联电阻和抑制泄漏电流的半导体器件。本发明正是把器件动作本来不需要的电位阶差产生层插入器件的结构内。该电位阶差具有这样的功能，即，即使带隙小的半导体在台面侧面露出，也可以抑制该部分的电压降，减小对器件动作不合适的泄漏电流。异质结构双极晶体管、光电二极管和电场吸收型光调制器等都可以得到该效果。另外，在光电二极管中，由于泄漏电流缓和，所以可以缩小器件的尺寸，不仅可以通过降低串联电阻改善动作速度，还具有可以高密度地阵列状地配置器件的优点。
-
Patent Agency Ranking
公开(公告)号：CN1965398A
公开(公告)日：2007-05-16
申请号：CN200580000417.7
申请日：2005-06-24
Applicant: 日本电信电话株式会社
IPC: H01L21/331 , H01L29/737
Abstract: 重掺杂了硅(Si)的n型InP副集电极层2、InP集电极层3、重掺杂了碳(C)的p型GaAs(0.51)Sb(0.49)基极层4、掺杂了Si的n型In(1－y)Al(y)P发射极层7、重掺杂了Si的n型InP盖帽层8、以及重掺杂了Si的n型In(0.53)Ga(0.47)As接触层9堆叠在InP衬底1上。
-
公开(公告)号：CN103081130B
公开(公告)日：2016-06-22
申请号：CN201180042213.5
申请日：2011-09-01
Applicant: NTT电子股份有限公司 , 日本电信电话株式会社
IPC: H01L31/107
CPC classification number: H01L31/02002 , H01L31/022416 , H01L31/03046 , H01L31/035281 , H01L31/1075 , Y02E10/544
Abstract: 本发明的目的在于提供一种能够降低台面表面所引起的暗电流的APD。APD（301）具备：半绝缘性基板（1）；在半绝缘性基板（1）面上，按照p型电极层（2）、p型光吸收层（3A）、低杂质浓度的光吸收层（3B）、带隙倾斜层（4）、p型电场控制层（5）、雪崩倍增层（6）、n型电场控制层（7A）、以及低杂质浓度的电子行进层（7B）的顺序层叠的第1层叠结构所构成的第1台面（101）；从层叠方向观察时，外周处于第1台面（101）的外周的内侧，在电子行进层（7B）侧的表面上，按照n型电极缓冲层（8A）、以及n型电极层（8B）的顺序层叠的第2层叠结构所构成的第2台面（102）；和比p型电场控制层（5）处于第2台面（102）侧的层的、在第1台面（101）的外周的内侧包围第2台面（102）的外周的包围部分（14）中形成，防止在偏置施加时p型电场控制层（5）的包围部分耗尽化的耗尽化抑制区域（11）。
-
公开(公告)号：CN102257640B
公开(公告)日：2014-03-12
申请号：CN200980150764.6
申请日：2009-12-11
Applicant: NTT电子股份有限公司 , 日本电信电话株式会社
IPC: H01L31/107
CPC classification number: H01L31/1075
Abstract: 本发明的目的是提供具有不必高精度地控制埋入n电极构造的n型区域的掺杂剖面就能够抑制边缘击穿的构造的埋入n电极构造的电子注入型APD。本发明的APD在n电极连接层32和雪崩倍增层34之间插入有离子化率低的缓冲层33。具体地说，是依次层叠了n电极层31、n电极连接层32、缓冲层33、雪崩倍增层34、电场控制层35、带隙倾斜层36、低浓度光吸收层37a、p型光吸收层37b及p电极层38，至少由低浓度光吸收层37a和p型光吸收层37b组成的光吸收部37形成台面形状的电子注入型APD。
-
公开(公告)号：CN103081130A
公开(公告)日：2013-05-01
申请号：CN201180042213.5
申请日：2011-09-01
Applicant: NTT电子股份有限公司 , 日本电信电话株式会社
IPC: H01L31/107
CPC classification number: H01L31/02002 , H01L31/022416 , H01L31/03046 , H01L31/035281 , H01L31/1075 , Y02E10/544
Abstract: 本发明的目的在于提供一种能够降低台面表面所引起的暗电流的APD。APD（301）具备：半绝缘性基板（1）；在半绝缘性基板（1）面上，按照p型电极层（2）、p型光吸收层（3A）、低杂质浓度的光吸收层（3B）、带隙倾斜层（4）、p型电场控制层（5）、雪崩倍增层（6）、n型电场控制层（7A）、以及低杂质浓度的电子行进层（7B）的顺序层叠的第1层叠结构所构成的第1台面（101）；从层叠方向观察时，外周处于第1台面（101）的外周的内侧，在电子行进层（7B）侧的表面上，按照n型电极缓冲层（8A）、以及n型电极层（8B）的顺序层叠的第2层叠结构所构成的第2台面（102）；和比p型电场控制层（5）处于第2台面（102）侧的层的、在第1台面（101）的外周的内侧包围第2台面（102）的外周的包围部分（14）中形成，防止在偏置施加时p型电场控制层（5）的包围部分耗尽化的耗尽化抑制区域（11）。
-
公开(公告)号：CN100463121C
公开(公告)日：2009-02-18
申请号：CN200580000417.7
申请日：2005-06-24
Applicant: 日本电信电话株式会社
IPC: H01L21/331 , H01L29/737
Abstract: 重掺杂了硅(Si)的n型InP副集电极层2、InP集电极层3、重掺杂了碳(C)的p型GaAs(0.51)Sb(0.49)基极层4、掺杂了Si的n型In(1-y)Al(y)P发射极层7、重掺杂了Si的n型InP盖帽层8、以及重掺杂了Si的n型In(0.53)Ga(0.47)As接触层9堆叠在InP衬底1上。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.034 seconds)
