公开(公告)号：CN109637997A

公开(公告)日：2019-04-16

申请号：CN201811167799.8

申请日：2018-10-08

Applicant: 日月光半导体制造股份有限公司

Inventor： 方绪南 ,  庄淳钧 ,  叶勇谊 ,  李明锦

IPC: H01L23/528 ,  H01L21/768

Abstract: 半导体装置封装包括第一重布层(RDL)、第一裸片、第二裸片、第二RDL和封装体。第一裸片设置在第一RDL上并且电连接到第一RDL。第一裸片具有第一电性触点。第二裸片设置在第一RDL上并且电连接到第一RDL。第二裸片具有第一电性触点。第二RDL被第一RDL包围。第二RDL具有电连接到第一裸片的第一电性触点的第一电性触点和电连接到第二裸片的第一电性触点的第二电性触点。第二RDL的第一电性触点的尺寸大于第二RDL的第二电性触点的尺寸。

公开(公告)号：CN105552059B

公开(公告)日：2018-06-12

申请号：CN201510688304.6

申请日：2015-10-22

Applicant: 日月光半导体制造股份有限公司

Inventor： 廖国宪 ,  李明锦 ,  林政男

IPC: H01L23/498 ,  H01L23/552 ,  H01L21/60

CPC classification number: H01L23/3121 ,  H01L21/561 ,  H01L23/49811 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/552 ,  H01L24/01 ,  H01L24/97 ,  H01L25/16 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/97 ,  H01L2225/1041 ,  H01L2924/15311 ,  H01L2924/19106 ,  H01L2924/3025 ,  H01L2224/85 ,  H01L2224/81

Abstract: 半导体封装包含衬底、多个元件、中介层、电性连接件和第一封装体。所述衬底具有第一表面和与所述第一表面相对的第二表面。第一元件设置于所述衬底的所述第一表面上，且第二元件设置于所述衬底的所述第二表面上。所述中介层具有第一表面。所述电性连接件将所述中介层的所述第一表面连接到所述衬底的所述第二表面。所述第一封装体安置于所述衬底的所述第二表面上，且覆盖所述第二元件、所述电性连接件和至少一部分的所述中介层。

公开(公告)号：CN104319265A

公开(公告)日：2015-01-28

申请号：CN201410424515.4

申请日：2014-08-26

Applicant: 日月光半导体制造股份有限公司

Inventor： 林弈嘉 ,  廖国宪 ,  李明锦

IPC: H01L23/31 ,  H01L21/56

CPC classification number: H01L24/97 ,  H01L24/82 ,  H01L2224/04105 ,  H01L2224/24 ,  H01L2224/24246 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/8203 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2924/3025 ,  H01L2224/83 ,  H01L2224/82 ,  H01L2924/00012

Abstract: 本发明提供一种元件嵌入式封装结构、其半导体装置及其制造方法，所述元件嵌入式封装结构包括：裸片，安置于一裸片承座上；第一引脚及第二引脚，安置于裸片承座的周围；第一电介质层，覆盖裸片、裸片承座、第一引脚及第二引脚，且具有第一通孔，露出至少部分的裸片，及第二通孔，露出至少部分的第二引脚，其中第一电介质材料的一侧面与第一引脚的一侧面实质上齐平；图案化导电层，安置于第一电介质层的上表面上，其通过第一通孔与裸片电性连接，且通过第二通孔与第二引脚电性连接；第二电介质层，安置于第一电介质层上，且覆盖图案化导电层；及导电层，包覆第二电介质层的上表面及侧面及电介质层的所述侧面，并且与第一引脚的侧面直接接触。

公开(公告)号：CN102149255B

公开(公告)日：2013-07-24

申请号：CN201010119994.0

申请日：2010-02-04

Applicant: 日月光半导体制造股份有限公司

Inventor： 陈敏尧 ,  庄茂樟 ,  李明锦 ,  王建皓

IPC: H05K3/40 ,  H05K3/42 ,  H05K3/06

Abstract: 一种多引线通孔的形成方法，包括提供一基材，至少具有一第一表面和一孔洞，孔洞具有孔壁；形成一第一导电层于基材的整个表面和孔壁上；形成一光阻层于第一导电层的整个表面上，且选择性地图案化光阻层，以在第一导电层上定义出多个侧向分离区域；以图案化光阻层为一屏蔽，在该些侧向分离区域上电镀一第二导电层，且第二导电层的厚度实质上大于第一导电层的厚度；移除图案化光阻层；以及实质上地移除未被第二导电层覆盖的部分第一导电层因而形成多条在第一表面上延伸并通过孔洞的侧向分离的引线。

公开(公告)号：CN101937855B

公开(公告)日：2012-09-26

申请号：CN201010250561.9

申请日：2010-08-10

Applicant: 日月光半导体制造股份有限公司

Inventor： 苏洹漳 ,  黄士辅 ,  博德·K·艾皮特 ,  李明锦

IPC: H01L21/50 ,  H01L21/48 ,  H01L23/498 ,  H01L23/13

CPC classification number: H01L2224/16225

Abstract: 本发明公开一种元件内埋式封装结构的制作方法及其封装结构。其中通过提供多个预先形成的叠层结构、接合或堆叠预先形成的叠层结构以及组装至少一电子元件至接合结构上。通过前述制作方法，可大幅提升生产良率与缩短生产周期。

公开(公告)号：CN101958306B

公开(公告)日：2012-08-29

申请号：CN200910152272.2

申请日：2009-07-14

Applicant: 日月光半导体制造股份有限公司

Inventor： 王建皓 ,  李明锦

IPC: H01L23/498 ,  H01L23/13 ,  H01L21/48

Abstract: 本发明公开了一种内埋线路基板及其制造方法。该内埋线路基板包括核心结构、第一图案化导电层、第二图案化导电层及多个导电块。核心结构具有相对的第一表面及第二表面。第一图案化导电层配置于第一表面且埋入于核心结构。第二图案化导电层配置于第二表面且埋入于核心结构。导电块配置于核心结构内，用以导通第一图案化导电层及第二图案化导电层。本发明以压合的方式将图案化导电层及导电孔同时埋入于介电层，而使内埋线路基板具有较平坦的表面。

公开(公告)号：CN102157476A

公开(公告)日：2011-08-17

申请号：CN201110050611.3

申请日：2011-03-03

Applicant: 日月光半导体制造股份有限公司

Inventor： 苏洹漳 ,  黄士辅 ,  李明锦 ,  陈嘉成 ,  谢佳雄 ,  陈姿慧 ,  陈光雄 ,  谢宝明

IPC: H01L23/485 ,  H01L23/495 ,  H01L23/28 ,  H01L21/60 ,  H01L21/48

CPC classification number: H01L24/73 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/3025 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明公开一种半导体封装及其制造方法，该半导体封装包括基板单元、电性连接至多个第一接触垫的管芯以及覆盖第一图案化导电层与管芯的封装主体。基板单元包括：(1)第一图案化导电层；(2)暴露出第一图案化导电层的一部分以形成第一接触垫的第一介电层；(3)第二图案化导电层；(4)定义出多个从第一图案化导电层延伸至第二图案化导电层的开口的第二介电层，其中第二图案化导电层包括多个被第二介电层所暴露出的第二接触垫；(5)多个从第一图案化导电层延伸至穿过开口的第二接触垫的导电凸块，每一导电凸块填充一个对应的开口。至少其中的一个导电凸块定义出凹穴。

公开(公告)号：CN102149255A

公开(公告)日：2011-08-10

申请号：CN201010119994.0

申请日：2010-02-04

Applicant: 日月光半导体制造股份有限公司

Inventor： 陈敏尧 ,  庄茂樟 ,  李明锦 ,  王建皓

IPC: H05K3/40 ,  H05K3/42 ,  H05K3/06

Abstract: 一种多引线通孔的形成方法，包括提供一基材，至少具有一第一表面和一孔洞，孔洞具有孔壁；形成一第一导电层于基材的整个表面和孔壁上；形成一光阻层于第一导电层的整个表面上，且选择性地图案化光阻层，以在第一导电层上定义出多个侧向分离区域；以图案化光阻层为一屏蔽，在该些侧向分离区域上电镀一第二导电层，且第二导电层的厚度实质上大于第一导电层的厚度；移除图案化光阻层；以及实质上地移除未被第二导电层覆盖的部分第一导电层因而形成多条在第一表面上延伸并通过孔洞的侧向分离的引线。

公开(公告)号：CN101944516A

公开(公告)日：2011-01-12

申请号：CN200910158676.2

申请日：2009-07-09

Applicant: 日月光半导体制造股份有限公司

Inventor： 李明锦

IPC: H01L23/48 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L2224/48091 ,  H01L2924/00014

Abstract: 本发明公开了一种四方扁平无引脚封装及其制造方法。该四方扁平无引脚封装包括第一图案化导电层、第二图案化导电层、芯片、多条焊线及封装胶体。第一图案化导电层定义出第一空间。第二图案化导电层定义出第二空间，其中第一空间与第二空间及围绕第二空间的部分第二图案化导电层重叠。芯片配置于第二图案化导电层。焊线连接于芯片及第二图案化导电层之间。封装胶体包覆第二图案化导电层、芯片及焊线。根据本发明，可降低封装厚度，也可降低制造成本。

公开(公告)号：CN101937855A

公开(公告)日：2011-01-05

申请号：CN201010250561.9

申请日：2010-08-10

Applicant: 日月光半导体制造股份有限公司

Inventor： 苏洹漳 ,  黄士辅 ,  博德·K·艾皮特 ,  李明锦

IPC: H01L21/50 ,  H01L21/48 ,  H01L23/498 ,  H01L23/13

CPC classification number: H01L2224/16225

Abstract: 本发明公开一种元件内埋式封装结构的制作方法及其封装结构。其中通过提供多个预先形成的叠层结构、接合或堆叠预先形成的叠层结构以及组装至少一电子元件至接合结构上。通过前述制作方法，可大幅提升生产良率与缩短生产周期。