公开(公告)号：CN120076154A

公开(公告)日：2025-05-30

申请号：CN202411641162.3

申请日：2024-11-18

Applicant: 日东电工株式会社

Inventor： 福井玲 ,  山本贵士 ,  高仓隼人

IPC: H05K1/02 ,  H05K1/11 ,  H05K3/40

Abstract: 本发明提供布线电路基板和布线电路基板的制造方法。布线电路基板(1)具有：第1绝缘层(12)；导体图案(13)，其位于第1绝缘层(12)上，具有端子(131C)；以及虚设导体图案(14A)，其在第1绝缘层(12)上与导体图案(13)分开地配置。虚设导体图案(14A)在第1绝缘层(12)的表面延伸的方向即面方向上配置于端子(131C)位于中央的直径3.5mm的圆形的区域(R3)内。导体图案(13)与虚设导体图案(14A)一同形成。

公开(公告)号：CN117461394A

公开(公告)日：2024-01-26

申请号：CN202280041269.7

申请日：2022-05-24

Applicant: 日东电工株式会社

Inventor： 高仓隼人 ,  柴田直树 ,  福井玲 ,  田中智章

IPC: H05K3/18 ,  H05K3/00

Abstract: 一种布线电路基板(1)的制造方法，其中，该布线电路基板(1)的制造方法包含：第1工序，在该第1工序中，在支承层(11)设定图案形成区域(A11)和开口形成区域(A12)；第2工序，在该第2工序中，至少在图案形成区域(A11)内，在支承层(11)之上形成基底绝缘层(12)；第3工序，在该第3工序中，通过电镀在图案形成区域(A11)内的基底绝缘层(12)之上形成导体图案(13)并且在开口形成区域(A12)内形成虚设图案(22)；以及第4工序，在该第4工序中，对开口形成区域(A12)内的支承层(11)的至少一部分进行蚀刻。