-
公开(公告)号：CN113761823B
公开(公告)日：2025-03-21
申请号：CN202010491561.1
申请日：2020-06-02
Applicant: 无锡华润上华科技有限公司 , 电子科技大学
IPC: G06F30/367
Abstract: 本发明公开了一种屏蔽栅沟槽MOSFET的建模方法，所述建模方法包括：按照屏蔽栅沟槽MOSFET的器件结构，将所述器件结构划分为本征区、电子扩散区、屏蔽栅所在的JFET区以及屏蔽栅下区域；分别对本征区、所述电子扩散区、屏蔽栅所在的JFET区以及所述屏蔽栅下区域建立物理模型；根据所述物理模型在仿真电路模拟器中建立仿真模型；判断仿真模型是否符合误差要求，以得到满足误差要求的仿真模型。本发明针对屏蔽栅沟槽MOSFET漂移区和衬底复杂的物理特性，将漂移区和衬底简单分为三个部分，包括电子扩散区、屏蔽栅所在的JFET区以及屏蔽栅下区域；并针对划分的区域分别建立等效电阻模型，提高直流交流的仿真精度，保证模型准确预测器件的I‑V特性。
-
公开(公告)号：CN119451184A
公开(公告)日：2025-02-14
申请号：CN202310950872.3
申请日：2023-07-28
Applicant: 无锡华润上华科技有限公司
Abstract: 本申请涉及一种横向扩散金属氧化物半导体器件及其制备方法。该半导体器件的制备方法包括：提供衬底；于衬底内形成体区；于衬底上形成注入掩蔽结构，注入掩蔽结构覆盖于衬底的部分表面；其中，体区位于注入掩蔽结构在衬底上的正投影内；由体区至衬底边缘的方向，注入掩蔽结构沿第一方向的厚度递减；第一方向平行于衬底的厚度方向；于衬底内形成漂移区；漂移区与体区邻接，由体区至衬底边缘的方向，漂移区沿第一方向的深度递增。如此，一方面，有利于降低漂移区靠近沟道区一端的电场，提升器件的可靠性；另一方面，有利于降低Kirk效应，提升开态击穿电压。
-
公开(公告)号：CN120076386A
公开(公告)日：2025-05-30
申请号：CN202311597271.5
申请日：2023-11-27
Applicant: 无锡华润上华科技有限公司
IPC: H10D62/10 , H01L21/762 , H01L21/265
Abstract: 本发明涉及一种沟槽衬底引出结构及其制造方法、半导体器件，所述方法包括：在衬底中形成总沟槽；在所述总沟槽侧面的衬底中形成重掺杂区，所述重掺杂区的导电类型与衬底相同；形成金属半导体结构；所述金属半导体结构从所述重掺杂区的顶部延伸至所述总沟槽的靠近所述重掺杂区的一侧的侧面，且继续向所述总沟槽的底部延伸，所述总沟槽的底部的部分位置形成与所述金属半导体结构，或所述总沟槽的底部无所述金属半导体结构；在所述总沟槽中填充第一绝缘材料。本发明具有较大的衬底载流子的收集面积，可以更有效地收集衬底载流子形成的电流，防止latch up发生。
-
公开(公告)号：CN117556761B
公开(公告)日：2025-01-21
申请号：CN202210927589.4
申请日：2022-08-03
Applicant: 无锡华润上华科技有限公司
IPC: G06F30/367
Abstract: 本发明涉及一种阳极短路横向绝缘栅双极晶体管模型，包括：NMOS管M1，所述NMOS管M1的源极连接所述SA‑LIGBT的发射极，所述NMOS管M1的栅极连接所述SA‑LIGBT的栅极；NPN三极管QN1，所述NPN三极管QN1的发射极连接所述NMOS管M1的漏极，所述NPN三极管QN1的集电极连接所述SA‑LIGBT的集电极；PNP三极管QP1，所述PNP三极管QP1的发射极连接所述SA‑LIGBT的集电极和所述NPN三极管QN1的基极，所述PNP三极管QP1的集电极连接所述SA‑LIGBT的发射极，所述PNP三极管QP1的基极连接所述NPN三极管QN1的发射极；受控电流源G2，一端连接所述NPN三极管QN1的发射极，另一端连接所述NMOS管M1的源极，所述受控电流源G2产生的电流受控于所述NMOS管M1的电流。本发明能够很好地拟合器件的静态特性和开关特性。
-
公开(公告)号：CN119153490A
公开(公告)日：2024-12-17
申请号：CN202310715648.6
申请日：2023-06-15
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/872 , H01L29/78 , H01L21/336
Abstract: 本发明涉及一种肖特基二极管，包括：阱区，具有第一导电类型；体区，设于所述阱区的上部，具有第二导电类型；所述体区被沟槽贯穿，所述沟槽的底部延伸至所述阱区中；第一钴硅化物层，形成于所述沟槽的底面和内壁，所述第一钴硅化物层与所述阱区形成肖特基接触；其中，所述阱区作为所述肖特基二极管的阴极，与所述阱区直接接触的所述第一钴硅化物层作为所述肖特基二极管的阳极，所述第一导电类型和第二导电类型为相反的导电类型。本发明利用沟槽的底面和内壁，使第一钴硅化物层与阱区形成U型的结构的肖特基接触，可以凭借较小的平面面积获得较大的肖特基接触面积，并且由于肖特基接触为钴硅化物所形成，因此有较强的过电流能力。
-
Patent Agency Ranking
公开(公告)号：CN106484938B
公开(公告)日：2019-08-20
申请号：CN201510557715.1
申请日：2015-09-02
Applicant: 无锡华润上华科技有限公司
Inventor： 刘新新
IPC: G06F17/50
Abstract: 本发明涉及一种结型场效应晶体管的仿真模型，包括：核心场效应晶体管模型，其电流电压特性采用BSIM3/BSIM4的参数进行拟合；第一二极管模型，连接于所述核心场效应晶体管模型的栅极和漏极之间；第二二极管模型，连接于所述核心场效应晶体管模型的栅极和源极之间；第三二极管模型，连接于所述核心场效应晶体管模型的漏极和体电极之间；第四二极管模型，连接于所述核心场效应晶体管模型的源极和体电极之间；所述第一二极管模型、第二二极管模型、第三二极管模型和第四二极管模型用于描述结型场效应晶体管的内部寄生二极管的电容电压特性和漏电特性。此外还涉及一种结型场效应晶体管的仿真方法。上述结型场效应晶体管的仿真精度更高。
-
公开(公告)号：CN105095537B
公开(公告)日：2018-03-23
申请号：CN201410194101.7
申请日：2014-05-08
Applicant: 无锡华润上华科技有限公司
IPC: G06F17/50
CPC classification number: G06F17/5009 , G06F17/5036 , G06F2217/78 , H01L27/0207 , Y02E60/76 , Y04S40/22
Abstract: 本发明提供一种高压器件的仿真模型和高压器件仿真模型的建模方法。仿真模型包括：核心晶体管；漏端电阻，漏端电阻的第一端电连接到核心晶体管的漏极并且漏端电阻的第二端用作高压器件的漏极；源端电阻，源端电阻的第一端电连接到核心晶体管的源极并且源端电阻的第二端用作高压器件的源极。漏端电阻的电阻值关系式是：RD＝(RD0/W)*(1+CRD*VDERDD+1/(1+PRWDD*VDERDD))*TFAC_RD，TFAC_RD＝(1+TCRD1*(TEMP‑25)+TCRD2*(TEMP‑25)*(TEMP‑25))。仿真模型采用改进的电阻值关系式来修正外接电阻的电阻值，提高了高压器件模型的仿真精度。
-
公开(公告)号：CN106571370B
公开(公告)日：2019-12-10
申请号：CN201510648134.9
申请日：2015-10-08
Applicant: 无锡华润上华科技有限公司
Abstract: 本发明涉及一种基于SOI工艺的介质电容，从底部到顶部顺次包括：底层硅；形成于所述底层硅表面的埋氧化层；形成于所述埋氧化层表面的顶层硅；形成于所述顶层硅表面的层间介质层；顺次形成于所述层间介质层上的下极板、绝缘层和上极板；所述下极板、绝缘层和所述上极板构成所述介质电容的主体部分；所述介质电容还包括：形成于所述顶层硅上用于隔离有源区的浅沟槽隔离结构；形成于所述下极板下方且贯穿所述顶层硅从而与所述埋氧化层相连的深槽隔离结构。上述基于SOI工艺的介质电容能够有效降低介质电容的寄生电容效应。
-
公开(公告)号：CN119153489A
公开(公告)日：2024-12-17
申请号：CN202310715151.4
申请日：2023-06-15
Applicant: 东南大学 , 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/205 , H01L21/335 , H01L29/778
Abstract: 本发明涉及一种氮化镓功率器件及其制备方法，所述器件包括耐压区，耐压区包括第一导电类型掺杂区、第二导电类型掺杂区、多个电阻结构、多个导电结构、漏极掺杂区及第一漏电极。第一导电类型掺杂区和第二导电类型掺杂区设于衬底中，各电阻结构设于衬底上；每个导电结构的两端各连接一电阻结构，从而将各电阻结构串联连接；一导电结构的底部与第二导电类型掺杂区电性连接，其余电阻结构的底部与所述第一导电类型掺杂区电性连接。漏极掺杂区，设于衬底中，第一导电类型掺杂区位于第二导电类型掺杂区与漏极掺杂区之间；第一漏电极设于漏极掺杂区上，第一漏电极的底部与漏极掺杂区电性连接。本发明极大地提高了器件的雪崩能力，消除了衬偏效应。
-
公开(公告)号：CN118198055A
公开(公告)日：2024-06-14
申请号：CN202211606033.1
申请日：2022-12-12
Applicant: 无锡华润上华科技有限公司
Abstract: 本发明涉及一种配置电阻器的方法及电阻器，所述电阻器包括在衬底上串联连接的第一P型电阻体和第一N型电阻体，所述电阻器的Rp0与Rn0的比值等于k2与k1的比值的绝对值。其中，k1是单位衬偏下所述第一P型电阻体相对于零衬偏时电阻值的变化率，Rp0是所述第一P型电阻体在衬底电位为零时的电阻值，k2是单位衬偏下所述第一N型电阻体相对于零衬偏时电阻值的变化率，Rn0是所述第一N型电阻体在衬底电位为零时的电阻值。本发明通过选配合适的第一P型电阻体和第一N型电阻体，能够使得电阻器中P型电阻体的电阻值中随电压变化的分量正好与N型电阻体的电阻值中随电压变化的分量抵消，从而消除电阻器的衬偏效应。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.027 seconds)
