公开(公告)号：CN117637840A

公开(公告)日：2024-03-01

申请号：CN202210976315.4

申请日：2022-08-15

Applicant: 无锡华润上华科技有限公司

Inventor： 安丽琪 ,  宋亮 ,  王琼 ,  王亚南

IPC: H01L29/78 ,  H01L21/336

Abstract: 本申请涉及一种横向扩散金属氧化物半导体器件及其制备方法，该横向扩散金属氧化物半导体器件包括：衬底，设有沟槽；漂移区，位于衬底内；其中，沟槽围绕漂移区设置；介质层，位于衬底上，且围绕漂移区设置；其中，介质层覆盖第一侧壁的至少部分，以及与第一侧壁连接的部分底壁；栅极，围绕漂移区设置。其中，栅极覆盖介质层的部分表面，且向沟槽的底壁延伸以覆盖沟槽的部分底壁。本申请提供的横向扩散金属氧化物半导体器件，能够提高漂移区的临界击穿电场，从而可在降低导通电阻的同时灵活调整器件的击穿电压，尤其可在降低导通电阻的同时提高器件的击穿电压。

公开(公告)号：CN118610251A

公开(公告)日：2024-09-06

申请号：CN202310206413.4

申请日：2023-03-06

Applicant: 无锡华润上华科技有限公司

Inventor： 李永顺 ,  金华俊 ,  宋亮 ,  安丽琪 ,  罗琳

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 本申请涉及一种金属氧化物半导体器件及其制备方法，该金属氧化物半导体器件包括衬底；外延层，设于衬底的一侧；第一体区和漂移区，沿第一方向邻接排布于外延层内；源区，设于第一体区内；漏区，设于漂移区内；漏区与源区沿第一方向间隔排布；栅极，设于外延层背离衬底的一侧，且位于源区和漏区之间；肖特基二极管，设于外延层内，且与源区并联。这样，当寄生体二极管续流时，与PN结源极相并联的肖特基二极管源极也会续流，而由于肖特基二极管的开启电压远低于PN结的开启电压，因此寄生漏电流被率先开启的肖特基二极管抽走，从而改善了体二极管开启后导致的寄生效应，提高了器件的ESD自保护能力，改善了器件的SOA性能。

公开(公告)号：CN118507506A

公开(公告)日：2024-08-16

申请号：CN202310119587.7

申请日：2023-02-15

Applicant: 无锡华润上华科技有限公司

Inventor： 罗琳 ,  宋亮 ,  金华俊 ,  安丽琪 ,  李永顺 ,  王亚南

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明涉及一种半导体器件及其制造方法，所述半导体器件包括：衬底；第一导电类型埋层，位于衬底中；器件主体部，位于第一导电类型埋层的上方；体引出结构，包括位于第一导电类型埋层上方、器件主体部的外侧的低阻结构，低阻结构为向下延伸的竖向结构，低阻结构包括金属和/或合金材料。本发明在bulk端设置金属结构作为低阻结构，使得空穴电流能够快速地从bulk端被吸收走，因此能减小漏电。且可以在低阻结构外壁形成一层第二导电类型的加浓区，使得电阻减小，电流路径缩短，空穴电流快速从bulk端被收走。进一步地，Iso端连接至高浓度的第一导电类型埋层，不仅形成横向的介质隔离，并且使底部埋层电势分布更均匀，减少了电流纵向的漏电。

公开(公告)号：CN119153490A

公开(公告)日：2024-12-17

申请号：CN202310715648.6

申请日：2023-06-15

Applicant: 无锡华润上华科技有限公司

Inventor： 宋亮 ,  安丽琪 ,  李永顺 ,  陈新倩 ,  刘新新 ,  罗琳

IPC: H01L29/06 ,  H01L29/872 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明涉及一种肖特基二极管，包括：阱区，具有第一导电类型；体区，设于所述阱区的上部，具有第二导电类型；所述体区被沟槽贯穿，所述沟槽的底部延伸至所述阱区中；第一钴硅化物层，形成于所述沟槽的底面和内壁，所述第一钴硅化物层与所述阱区形成肖特基接触；其中，所述阱区作为所述肖特基二极管的阴极，与所述阱区直接接触的所述第一钴硅化物层作为所述肖特基二极管的阳极，所述第一导电类型和第二导电类型为相反的导电类型。本发明利用沟槽的底面和内壁，使第一钴硅化物层与阱区形成U型的结构的肖特基接触，可以凭借较小的平面面积获得较大的肖特基接触面积，并且由于肖特基接触为钴硅化物所形成，因此有较强的过电流能力。

公开(公告)号：CN118472028A

公开(公告)日：2024-08-09

申请号：CN202310079802.5

申请日：2023-02-07

Applicant: 无锡华润上华科技有限公司

Inventor： 安丽琪 ,  宋亮 ,  李永顺 ,  王亚南 ,  罗琳 ,  叶帆

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 本发明涉及一种具有隔离结构的半导体器件，包括：衬底，具有第二导电类型；第一导电埋层，具有第一导电类型，位于所述衬底中；所述第一导电类型和第二导电类型为相反的导电类型；第一极掺杂区，具有第一导电类型，位于所述第一导电埋层的上方；第二极掺杂区，具有第一导电类型，位于所述第一导电埋层的上方、所述第一极掺杂区的两侧；隔离结构，包括位于隔离槽侧壁的绝缘层，所述隔离槽从所述第二极掺杂区向下延伸至所述第一导电埋层，所述隔离槽中还设有与所述第一导电埋层电性连接的导电结构。本发明在第二极掺杂区的位置设置向下延伸至第一导电埋层的隔离槽，复用了第二极掺杂区的芯片区域，因此芯片的面积利用率较高。

公开(公告)号：CN118039553A

公开(公告)日：2024-05-14

申请号：CN202211424689.1

申请日：2022-11-14

Applicant: 无锡华润上华科技有限公司

Inventor： 王亚南 ,  宋亮 ,  安丽琪 ,  罗琳 ,  李永顺

IPC: H01L21/762 ,  H01L23/60

Abstract: 本发明涉及一种沟槽隔离结构及其制造方法、半导体结构，所述沟槽隔离结构的底部位于衬底中，所述沟槽隔离结构包括：设于沟槽内的绝缘材质，以及从所述沟槽的顶部延伸至底部的导电结构；其中，所述导电结构的底部与所述衬底电性连接，所述导电结构用于在工作时接地或连接低于阴极的电位。本发明设有从沟槽的顶部延伸至底部的导电结构，导电结构的底部电连接衬底、顶部引出接地，因此通过该导电结构可以收集空穴电流，阻止电流流向衬底，从而进一步加强沟槽隔离结构的电学隔离效果。

公开(公告)号：CN119008664A

公开(公告)日：2024-11-22

申请号：CN202310575125.6

申请日：2023-05-18

Applicant: 无锡华润上华科技有限公司

Inventor： 宋亮 ,  安丽琪 ,  罗琳

IPC: H01L29/08 ,  H01L29/423 ,  H01L29/417 ,  H01L29/78 ,  H01L21/336

Abstract: 本申请涉及一种横向扩散金属氧化物半导体器件及其制备方法。该横向扩散金属氧化物半导体器件包括：衬底；第一掺杂区，设于衬底内；第二掺杂区，设于衬底内；沟槽，设于衬底内，且从第二掺杂区的表面开口并延伸至第一掺杂区，以暴露部分第一掺杂区；漏区，设于暴露的部分第一掺杂区内；源区，设于第二掺杂区内；栅极，设于衬底上，源区位于漏区和栅极之间。本申请通过将漏区(漏端)设置在沟槽底部的第一掺杂区内，以及将器件端口布局成Drain/Source/Gate的结构，这样，源区(源端)的结构可以屏蔽漏区(漏端)与栅极之间的Cgd电容，从而有效降低漏区(漏端)与栅极之间的Cgd电容，提升器件的工作频率。

公开(公告)号：CN118899330A

公开(公告)日：2024-11-05

申请号：CN202310493212.7

申请日：2023-05-04

Applicant: 无锡华润上华科技有限公司

Inventor： 安丽琪 ,  宋亮 ,  林征宇

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336

Abstract: 本申请涉及一种横向扩散金属氧化物半导体器件及其制备方法，该横向扩散金属氧化物半导体器件包括：衬底；漂移区，设于衬底上；第一沟槽，设于所述漂移区上，且从所述漂移区的表面开口并延伸至所述漂移区中；漏区，设于所述第一沟槽至少一侧的所述漂移区表面；栅极，设于所述第一沟槽内；场板，设于所述第一沟槽内，且位于所述漏区与所述栅极之间。如此，一方面，可以在器件击穿电压达标的情况下，使漏端漂移区浓度增大，从而减小器件的导通电阻；另一方面，可使栅极远离漏极，从而极大减小栅漏寄生电容，进而减小器件的开关损耗，提高器件的开关效率。

公开(公告)号：CN118280814A

公开(公告)日：2024-07-02

申请号：CN202211716077.X

申请日：2022-12-29

Applicant: 无锡华润上华科技有限公司

Inventor： 林征宇 ,  文浩宇 ,  孙晓峰 ,  王德进 ,  安丽琪

IPC: H01L21/02 ,  H01L21/336 ,  H01L29/78 ,  H10B12/00

Abstract: 本发明提供了一种MOS晶体管的制备方法及SRAM单元，其中所述MOS晶体管的制备方法包括以下步骤：提供一硅晶圆；对硅晶圆执行清洗工艺；形成第一氧化层于所述硅晶圆上；形成第二氧化层于第一氧化层上，第一氧化层和第二氧化层构成栅氧层；对形成有栅氧层的硅晶圆执行清洗工艺；形成栅极结构于栅氧层上；对栅极结构执行快速氧化工艺，以氧化栅极结构的表面，获得MOS晶体管。本发明提供的MOS晶体管的制备方法能够在改善SRAM良率的同时，保证器件性能良好。

公开(公告)号：CN117438476A

公开(公告)日：2024-01-23

申请号：CN202210826937.9

申请日：2022-07-14

Applicant: 无锡华润上华科技有限公司

Inventor： 安丽琪 ,  宋亮

IPC: H01L29/872 ,  H01L21/329

Abstract: 本申请涉及沟槽型肖特基势垒半导体结构及其制备方法，其中，半导体结构包括衬底、多层掺杂硅层叠层形成的掺杂结构、第一沟槽、第二沟槽、沟槽导电结构及沟槽肖特基接触金属。沟槽肖特基接触金属填满第一沟槽以与第一沟槽侧壁暴露的掺杂硅层形成肖特基接触；沟槽导电结构填满第二沟槽。器件在反向偏压时，沟槽肖特基接触金属一侧的相邻两个第一阱区能耗尽该两个第一阱区之间的掺杂硅层，使最强电场靠近体内，反向偏压时漏电流降低。器件正向导通时，由于设置了沟槽肖特基接触金属，肖特基二极管会先开通，形成多条电流通路，与已有SBD相比电流路径缩短且电流通路数量增加，使反向漏电流不增加的同时，还能在提高器件电流能力，减小导通电阻。