-
公开(公告)号:CN118335806A
公开(公告)日:2024-07-12
申请号:CN202410441085.0
申请日:2024-04-12
IPC: H01L29/868 , H01L21/329
Abstract: 本申请公开了一种PIN二极管及其制备方法,涉及半导体器件技术领域,本申请的PIN二极管,包括衬底、P型结构以及设置于衬底上的漂移层,其中,P型结构嵌设于漂移层的顶部,P型结构包括P层级以及环绕设置于P层级外周的结扩散区,P层级包括依次设置于漂移层上的P阱层和P重掺杂层,结扩散区的掺杂浓度小于P重掺杂层的掺杂浓度。本申请提供的PIN二极管及其制备方法,能够提高PIN器件的击穿电压。
-
公开(公告)号:CN120074472A
公开(公告)日:2025-05-30
申请号:CN202510098927.1
申请日:2025-01-22
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H03K5/24
Abstract: 本发明公开了一种飞秒级时间比较器,包括:时间比较前端,第一、第二压控延迟线和时间比较器;将信号START和STOP输入给时间比较前端,产生相应的电压V1和V2,并将V1接入第一压控延迟线,将V2接入第二压控延迟线,两个压控延迟线由外部采样时钟信号CLK触发,第一压控延迟线产生信号T1,第二压控延迟线产生信号T2,时间比较器检测T1和T2到达高电平时间的先后并输出数字信号。相较于现有时间比较器结构,本发明可鉴别的时间精度达到10fs以内。
-
公开(公告)号:CN119653839A
公开(公告)日:2025-03-18
申请号:CN202411825638.9
申请日:2024-12-12
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种局部介质调制的横向超结碳化硅器件,属于半导体功率器件技术领域。本发明包括从下至上依次叠设的半导体衬底、埋氧层、碳化硅有源层和金属层,碳化硅有源层包括局部介质区和超结结构,介质区局部覆盖超结结构两侧及小宽度部表面。本发明通过将高介电常数的介质替换常用的氧化硅栅介质来改善栅极漏电流问题,降低器件开启电压,同时引用局部介质在漂移区中引入新的电场尖峰,调制电场分布,并改善横向超结结构的电荷非平衡效应,优化漂移区浓度并降低器件的导通电阻,提升器件性能及可靠性。
-
公开(公告)号:CN119230612B
公开(公告)日:2025-02-21
申请号:CN202411733732.1
申请日:2024-11-29
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种提升耐短路能力的内嵌SBD的SiC功率器件,包括金属漏极、N型掺杂半导体衬底、N型掺杂半导体外延层、N型掺杂半导体JFET区、栅极深沟槽、金属栅极、源极浅沟槽、SBD金属、P型掺杂半导体屏蔽层和金属源极。金属栅极嵌设在栅极深沟槽顶部。本发明中的SBD金属、源极浅沟槽和P型掺杂半导体屏蔽层,能减少器件短路时的电流密度,降低器件在短路时的温度,避免器件发生热击穿、以提高器件的耐短路能力。另外,本发明中填充有高K电介质的栅极深沟槽,能调制漂移区的电势分布,以保证低导通电阻和高反向击穿电压,从而兼顾器件的导通电阻和耐短路能力的改善,有效调和二者的矛盾关系。
-
公开(公告)号:CN119154808A
公开(公告)日:2024-12-17
申请号:CN202411170594.0
申请日:2024-08-26
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种基于优化型CORDIC算法的高速直接数字频率合成器,包括相位累加器、CORDIC转换器和数模转换器(DAC)。其中,相位累加器负责累加输入相位并进行适当截取。CORDIC转换器基于优化型CORDIC算法。CORDIC转换器由小角度提取模块、查找表模块、旋转计算模块和域折叠还原模块组成。小角度提取模块将相位角度转换为π/12以内的小角度,查找表模块只存储针对π/12划分的11组正余弦数值。读表后的数据首先经过免缩放处理,再通过余四算法的并行三组旋转计算处理,最终在域折叠还原模块中通过和角公式还原信号,最后由DAC将数字信号转换为模拟信号。本发明通过优化CORDIC算法,显著提升了频率合成器的精度和速度,并大幅降低了存储需求,从而极大地减少了大规模芯片制造中的生产费用。
-
公开(公告)号:CN113782591B
公开(公告)日:2024-08-27
申请号:CN202111060863.4
申请日:2021-09-10
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种介质增强横向超结功率器件,属于半导体功率器件技术领域。本发明包括衬底和位于衬底上方的有源层,有源层包括漂移区,漂移区内设有介质区。本发明通过在漂移区内部引入介质区,通过合理的设置介质区的位置、宽度变化及长度,能够有效地缓解横向超结功率器件中P型半导体柱和N型半导体柱相互耗尽导致的电荷非平衡现象。同时利用介质区对漂移区的调制作用,优化器件的电场分布而提高器件的击穿电压,并优化漂移区浓度而降低器件的导通电阻。
-
公开(公告)号:CN118486716A
公开(公告)日:2024-08-13
申请号:CN202410662651.0
申请日:2024-05-27
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/778 , H01L29/423
Abstract: 本发明属于功率半导体技术领域,涉及一种具有自适应电荷调控的GaN HEMT功率器件。本发明引入延伸至漂移区上方的P型GaN栅结构,与栅极相接触的P型GaN层对漂移区电荷分布进行自适应调控,实现高压低阻及增强型。在阻断状态时,低电位的P型GaN层耗尽二维电子气(2DEG),使得漂移区2DEG呈由栅极至漏极线性增加,器件获得均匀表面电场和高耐压;正向导通时,高电位P型GaN层恢复下方的2DEG,导通电阻不增加;动态开关时,均匀的表面电场缓解了栅极电子注入效应,抑制了缓冲层陷阱对2DEG沟道电子的俘获,缓解电流崩塌效应。本发明的有益效果为,相比于常规GaN HEMT器件,在不折损导通电阻的情况下,具有更高的耐压且抑制动态电阻崩塌效应,且本发明不增加额外工艺步骤。
-
公开(公告)号:CN118198116B
公开(公告)日:2024-07-16
申请号:CN202410622791.5
申请日:2024-05-20
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/739 , H01L29/06
Abstract: 本发明属于功率半导体技术领域,公开了一种多介质槽注入增强低功耗功率器件,在漂移区内引入多个介质槽组构成辅助槽栅,辅助槽栅与主栅短接。正向导通时,多个介质槽组在周围聚集的电子以及其形成的窄台面共同作用下,电导调制效应被增强,实现低正向导通压降;在器件关断过程中,随着栅压的下降,多个介质槽组周围聚集的电子提前消失,电导调制减弱,漂移区内过剩载流子减小,实现器件快关断和低关断损耗;在阻断状态下,介质槽组在漂移区内引入电场峰值,优化器件表面电场,增加器件耐压。本发明不增加工艺复杂度,实现低导通压降、低关断损耗和高耐压。
-
公开(公告)号:CN115084276B
公开(公告)日:2024-06-18
申请号:CN202210672743.8
申请日:2022-06-15
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/786 , H01L29/40 , H01L29/06 , H01L21/34
Abstract: 本申请提供一种非晶氧化物半导体薄膜晶体管及其制备方法,包括衬底层、支撑层、栅电极层、栅绝缘层、IGZO有源层、刻蚀阻挡层、源区电极、漏区电极以及漏极场板;栅电极层在水平方向上与源区电极存在交叠区,与漏区电极之间存在非交叠区域,该非交叠区域形成漏极偏移区,刻蚀阻挡层位于IGZO有源层上方,左侧末端与源区电极层右侧末端相切,右侧末端与漏区电极左侧末端相切,漏极场板设于刻蚀阻挡层上方,与漏区电极层左侧末端相连,在水平方向上延伸至栅电极层上方,漏极场板结构通过覆盖于漏极偏移区上方,实现了对该区域处IGZO有源层中载流子浓度的调控,减小电阻,以及降低该处电场分布,改善器件的耐压特性,提升了IGZO薄膜晶体管的功率密度。
-
公开(公告)号:CN118198116A
公开(公告)日:2024-06-14
申请号:CN202410622791.5
申请日:2024-05-20
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/739 , H01L29/06
Abstract: 本发明属于功率半导体技术领域,公开了一种多介质槽注入增强低功耗功率器件,在漂移区内引入多个介质槽组构成辅助槽栅,辅助槽栅与主栅短接。正向导通时,多个介质槽组在周围聚集的电子以及其形成的窄台面共同作用下,电导调制效应被增强,实现低正向导通压降;在器件关断过程中,随着栅压的下降,多个介质槽组周围聚集的电子提前消失,电导调制减弱,漂移区内过剩载流子减小,实现器件快关断和低关断损耗;在阻断状态下,介质槽组在漂移区内引入电场峰值,优化器件表面电场,增加器件耐压。本发明不增加工艺复杂度,实现低导通压降、低关断损耗和高耐压。
-
-
-
-
-
-
-
-
-