-
公开(公告)号：CN119446900A
公开(公告)日：2025-02-14
申请号：CN202411577574.5
申请日：2024-11-06
Applicant: 成都航天博目电子科技有限公司
Abstract: 本发明公开了一种金刚石基GaN器件制备方法和金刚石基GaN器件，所述方法包括：在单晶衬底的背面化学气相沉积生长多晶金刚石厚膜；将多晶金刚石厚膜与第一临时键合衬底进行第一次临时键合；对单晶衬底的正面进行减薄处理，完成金刚石复合衬底的制备；在单晶衬底的表面外延生长GaN外延结构；在GaN外延结构的表面进行GaN器件的正面工艺，完成正面电极结构的加工；将正面电极结构与第二临时键合衬底进行第二次临时键合；去除第一临时键合衬底，完成金刚石复合衬底的薄化；对金刚石复合衬底进行背孔和背面金属化工艺；通过解键合去除第二临时衬底，完成金刚石基GaN器件的制备。本发明能够有效实现GaN与金刚石的键合，减薄金刚石衬底，降低成本，提高器件性能。
-
公开(公告)号：CN118164429A
公开(公告)日：2024-06-11
申请号：CN202410587503.7
申请日：2024-05-13
Applicant: 成都航天博目电子科技有限公司
Abstract: 本发明公开了一种用于微纳器件的叠层结构及其制备方法，所述方法包括：在晶圆上涂敷光刻胶并进行软烤；使用光刻机和掩模版对光刻胶进行曝光，以将掩模版上的图形转移到晶圆上；使用显影液显影出倒梯形的光刻胶图像，两个光刻胶图像之间形成正梯形开口；在光刻胶图像和正梯形开口中沉积第一层材料；设定金属种子层，使用含有相同金属离子的电镀液，在第一层材料上电镀出电镀层金属；在电镀层金属上沉积第二层材料，形成叠层结构，所述叠层结构为沉积在正梯形开口中的第一层材料和第二层材料的组合；去除光刻胶保留所述叠层结构。本发明能够消除第一层材料之外的材料掉落或者直接沉积到衬底上的风险，提高第一层材料的阻障可靠性。
-
公开(公告)号：CN118412273B
公开(公告)日：2024-08-27
申请号：CN202410881012.3
申请日：2024-07-03
Applicant: 成都航天博目电子科技有限公司
IPC: H01L21/28 , H01L29/423 , H01L29/778
Abstract: 本发明公开了一种GaN HEMT器件的栅极制备方法、栅极以及GaN HEMT器件，所述方法包括：在衬底上形成GaN外延层，在GaN外延层上沉积第一介质层；在第一介质层上形成第一金属层；在要形成栅极金属结构的位置处对第一金属层和第一介质层进行开孔蚀刻，形成大窗口结构，露出该位置处的GaN外延层；在第一金属层以及露出的GaN外延层上沉积低介电常数材料的第二介质层；在大窗口结构中的第二介质层上方制作保护层；去除保护层覆盖以外的第二介质层，然后去除保护层；在第二介质层上方制作第二金属层；去除第二金属层下方以外的第二介质层；去除第一金属层；在第二金属层和第一介质层上进行SiN沉积形成第三介质层。本发明能够在抑制电流崩塌的同时，提高器件的截止频率。
-
Patent Agency Ranking
公开(公告)号：CN119361426B
公开(公告)日：2025-02-21
申请号：CN202411933346.7
申请日：2024-12-26
Applicant: 成都航天博目电子科技有限公司
IPC: H01L21/306 , H01L21/67
Abstract: 本发明属于半导体技术领域，公开了一种AlGaN蚀刻速率的确定方法，为了解决AlGaN蚀刻中晶圆和时间消耗量大的问题，所述方法包括：在AlGaN层上沉积介质层；在预定的蚀刻条件下对介质层进行蚀刻；判断介质层厚度是否达到预定厚度，如果低于预定厚度，则完全去除介质层并重新沉积，如果高于预定厚度，则继续进行蚀刻；根据介质层蚀刻前后的厚度以及蚀刻时间得到所述蚀刻条件下的介质层蚀刻速率；对介质层开孔，露出需要蚀刻的AlGaN层；量测开孔区域的台阶高度；以介质层作为硬掩膜，以小于完全蚀刻掉硬掩膜所需时间的蚀刻时间，蚀刻AlGaN层；量测蚀刻AlGaN层后开孔区域的台阶高度，计算得到AlGaN层的蚀刻速率。本发明可以节省AlGaN蚀刻工艺过程中的晶圆消耗，极大节省成本。
-
公开(公告)号：CN119446940A
公开(公告)日：2025-02-14
申请号：CN202411577575.X
申请日：2024-11-06
Applicant: 成都航天博目电子科技有限公司
IPC: H01L21/60 , H01L21/56 , H01L23/538 , H01L23/29
Abstract: 本发明公开了一种陶瓷SIP封装内多层基板堆叠互联方法和结构，所述方法包括：将第一层基板与一体化陶瓷管壳通过焊接方式或粘接方式进行连接；对焊接第一层基板后的陶瓷管壳进行裸芯片粘贴和键合；将第二层基板使用BGA焊球进行植球，然后在第一层基板顶部涂覆焊膏，并且在第二层基板无源器件焊盘上涂覆焊膏并放置无源器件，然后进行一体化焊接；对焊接第二层基板后的陶瓷管壳进行裸芯片粘贴和键合；对一体化陶瓷管壳与气密封装盖板通过平行缝焊工艺进行密封，在密封后的陶瓷管壳底部进行BGA植球得到SIP模块。本发明能够实现基于一体化陶瓷管壳的高集成度、高可靠性需求，显著降低基于陶瓷管壳的SIP封装的工艺实施难度，提升SIP封装的可靠性和成功率。
-
公开(公告)号：CN118412273A
公开(公告)日：2024-07-30
申请号：CN202410881012.3
申请日：2024-07-03
Applicant: 成都航天博目电子科技有限公司
IPC: H01L21/28 , H01L29/423 , H01L29/778
Abstract: 本发明公开了一种GaN HEMT器件的栅极制备方法、栅极以及GaN HEMT器件，所述方法包括：在衬底上形成GaN外延层，在GaN外延层上沉积第一介质层；在第一介质层上形成第一金属层；在要形成栅极金属结构的位置处对第一金属层和第一介质层进行开孔蚀刻，形成大窗口结构，露出该位置处的GaN外延层；在第一金属层以及露出的GaN外延层上沉积低介电常数材料的第二介质层；在大窗口结构中的第二介质层上方制作保护层；去除保护层覆盖以外的第二介质层，然后去除保护层；在第二介质层上方制作第二金属层；去除第二金属层下方以外的第二介质层；去除第一金属层；在第二金属层和第一介质层上进行SiN沉积形成第三介质层。本发明能够在抑制电流崩塌的同时，提高器件的截止频率。
-
公开(公告)号：CN119361426A
公开(公告)日：2025-01-24
申请号：CN202411933346.7
申请日：2024-12-26
Applicant: 成都航天博目电子科技有限公司
IPC: H01L21/306 , H01L21/67
Abstract: 本发明属于半导体技术领域，公开了一种AlGaN蚀刻速率的确定方法，为了解决AlGaN蚀刻中晶圆和时间消耗量大的问题，所述方法包括：在AlGaN层上沉积介质层；在预定的蚀刻条件下对介质层进行蚀刻；判断介质层厚度是否达到预定厚度，如果低于预定厚度，则完全去除介质层并重新沉积，如果高于预定厚度，则继续进行蚀刻；根据介质层蚀刻前后的厚度以及蚀刻时间得到所述蚀刻条件下的介质层蚀刻速率；对介质层开孔，露出需要蚀刻的AlGaN层；量测开孔区域的台阶高度；以介质层作为硬掩膜，以小于完全蚀刻掉硬掩膜所需时间的蚀刻时间，蚀刻AlGaN层；量测蚀刻AlGaN层后开孔区域的台阶高度，计算得到AlGaN层的蚀刻速率。本发明可以节省AlGaN蚀刻工艺过程中的晶圆消耗，极大节省成本。
-
公开(公告)号：CN118164429B
公开(公告)日：2024-07-02
申请号：CN202410587503.7
申请日：2024-05-13
Applicant: 成都航天博目电子科技有限公司
Abstract: 本发明公开了一种用于微纳器件的叠层结构及其制备方法，所述方法包括：在晶圆上涂敷光刻胶并进行软烤；使用光刻机和掩模版对光刻胶进行曝光，以将掩模版上的图形转移到晶圆上；使用显影液显影出倒梯形的光刻胶图像，两个光刻胶图像之间形成正梯形开口；在光刻胶图像和正梯形开口中沉积第一层材料；设定金属种子层，使用含有相同金属离子的电镀液，在第一层材料上电镀出电镀层金属；在电镀层金属上沉积第二层材料，形成叠层结构，所述叠层结构为沉积在正梯形开口中的第一层材料和第二层材料的组合；去除光刻胶保留所述叠层结构。本发明能够消除第一层材料之外的材料掉落或者直接沉积到衬底上的风险，提高第一层材料的阻障可靠性。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.032 seconds)
