-
公开(公告)号：CN116015304B
公开(公告)日：2023-06-20
申请号：CN202310329600.1
申请日：2023-03-30
Applicant: 成都信息工程大学
IPC: H03M1/38
Abstract: 本发明公开了一种基于环形放大器差分输出的模拟触发异步时序电路，涉及集成电路领域，包括：时钟生成模块、并行采样模块、数据多路复用模块；并行采样模块包括多路流水线结构ADC；每路流水线结构ADC包括时钟产生电路、流水线转换结构、延迟对准寄存器阵列和数字校正电路；每级流水线转换结构包括MDAC和子ADC；MDAC包括采样保持电路、子DAC和级间增益电路，级间增益电路用于产生触发信号，使用组合逻辑控制流水线结构ADC。本发明采用环形放大器产生模拟触发时序信号，解决了在单通道内部建立高速时钟的设计难题，实现具有高度集成化的高速高精度ADC。
-
公开(公告)号：CN111431490A
公开(公告)日：2020-07-17
申请号：CN202010382472.3
申请日：2020-05-08
Applicant: 成都信息工程大学
IPC: H03F3/45
Abstract: 本发明公开了一种用于流水线ADC的全差分放大器，包括：电压偏置电路、差分型放大器本体电路和开关电容共模反馈电路；通过差分型放大器本体电路的全差分的结构设计，提高信噪比，降低增益带宽积的需求，从而降低功耗，节能；通过开关电容共模反馈电路为差分型放大器本体电路提供共模反馈，使其具备高增益；通过电压偏置电路为差分型放大器本体电路提供稳定的电压偏置；相比于传统技术，还具有输入摆幅范围大，输出摆幅范围大和线性度高的优点。
-
公开(公告)号：CN111525924B
公开(公告)日：2024-05-24
申请号：CN202010547025.9
申请日：2020-06-16
Applicant: 成都信息工程大学
IPC: H03M1/10
Abstract: 本发明公开了一种自校准复合结构ADC，采用动态比较器替代传统普通型比较器，无静态直流功耗，大大降低了ADC整体功耗；考虑到ADC测量误差主要来源于具体工艺生产出的电容的容值与设计的容值之间的误差，增设了电容自校准模块，通过电容自校准模块对电容性数模转换模块的内部电容进行校准；采用全并行4位模数转换模块直接对模拟信号进行粗量化，得到高位数字信号，协同电容性数模转换模块与动态比较器的逐次比较环节，大大节省逐次比较的时间，提高ADC量化编码的速度，得以实现高速、高精度和低功耗的性能。
-
公开(公告)号：CN117278031A
公开(公告)日：2023-12-22
申请号：CN202311249805.5
申请日：2023-09-26
Applicant: 成都信息工程大学
Abstract: 本发明公开了一种基于时间交织流水线ADC系统噪声模型电路，涉及集成电路技术领域，包括隔离放大器噪声模型、基准电路噪声模型及时间交织流水线ADC模型；所述隔离放大器噪声模型由运算放大器和外部的反馈结构构成，对运算放大器及其反馈网络的热噪声进行处理；所述基准电路噪声模型，对基准电路产生的热噪声和量化噪声进行处理；所述时间交织流水线ADC模型，包括时间交织电路和流水线ADC，对采样结构和运算放大器产生的噪声进行处理；本发明在结构上不仅包含了传统的ADC结构，还创新性地考虑了隔离放大器和电源的影响，这对于搭建高集成化的ADC系统具有更好的指导作用。
-
公开(公告)号：CN113411085B
公开(公告)日：2023-11-10
申请号：CN202110727143.2
申请日：2021-06-29
Applicant: 成都信息工程大学
IPC: H03M1/38
Abstract: 本发明公开了一种逐次逼近型电容检测电路，包括阶梯计数器模块，上下两个计数器分别接收待测电压与其反相值，以逐次逼近的方式输出四位数码以控制电流开关阵列。电流阵列，其耦接与异步计数器的四位输出，对升压电阻进行充电，以输出逐次逼近后的电压值。比较模块，由比较器接收来自待测电容的充电电压与电流开关阵列输出进行比较，输出作为下一次计数器的选用信号进行再次比较以达到逐次逼近的目的，该电路使用的比较器对工艺及工作温度不敏感，因此能够避免在不同工作温度时过压保护阈值的变化或受芯片制造过程中工艺角的影响，从而提高过压保护功能的可靠性；采用开环比较器能够增强整体运行速度，并且有效的提升了增益。
-
Patent Agency Ranking
公开(公告)号：CN111431490B
公开(公告)日：2024-05-03
申请号：CN202010382472.3
申请日：2020-05-08
Applicant: 成都信息工程大学
IPC: H03F3/45
Abstract: 本发明公开了一种用于流水线ADC的全差分放大器，包括：电压偏置电路、差分型放大器本体电路和开关电容共模反馈电路；通过差分型放大器本体电路的全差分的结构设计，提高信噪比，降低增益带宽积的需求，从而降低功耗，节能；通过开关电容共模反馈电路为差分型放大器本体电路提供共模反馈，使其具备高增益；通过电压偏置电路为差分型放大器本体电路提供稳定的电压偏置；相比于传统技术，还具有输入摆幅范围大，输出摆幅范围大和线性度高的优点。
-
公开(公告)号：CN117322894B
公开(公告)日：2024-04-02
申请号：CN202311525053.0
申请日：2023-11-16
Applicant: 成都信息工程大学
Abstract: 本发明公开了一种采用双通道复用技术的脑电采集模拟前端电路，涉及逻辑电路技术，包括依次连接的缓冲器、通道复用电路、跨导放大器电路、跨阻放大器电路、复用解调电路、程控增益放大器以及有源低通滤波器。本发明可以抑制电极组织阻抗产生的运动伪影和噪声，同时能够进行程控增益调节，避免输入信号放大后失真或衰减；并且在不减少前端通道数量的前提下有效降低电极芯片的功耗。
-
公开(公告)号：CN111030603A
公开(公告)日：2020-04-17
申请号：CN201911167715.5
申请日：2019-11-25
Applicant: 成都信息工程大学 , 成都易源芯辰微电子科技有限公司
Abstract: 本发明公开了一种集成程控增益放大功能的模拟前端结构，包括前置的第一缓冲器和第二缓冲器、选路开关S0、由跨导放大器和跨阻放大器级联构成的TCTI斩波放大器、第一低通滤波器以及第二低通滤波器。本发明中通过跨导放大器和跨阻放大器构成TCTI斩波放大器，能够对信号进行低噪声放大，并且TCTI斩波放大器带有程控增益放大功能，能够避免单独设计程控增益放大器，减少单功能模块设计，达到更高的集成度，有效减少了模拟前端的版图面积以及动态功耗。
-
公开(公告)号：CN117278031B
公开(公告)日：2025-01-07
申请号：CN202311249805.5
申请日：2023-09-26
Applicant: 成都信息工程大学
Abstract: 本发明公开了一种基于时间交织流水线ADC系统噪声模型电路，涉及集成电路技术领域，包括隔离放大器噪声模型、基准电路噪声模型及时间交织流水线ADC模型；所述隔离放大器噪声模型由运算放大器和外部的反馈结构构成，对运算放大器及其反馈网络的热噪声进行处理；所述基准电路噪声模型，对基准电路产生的热噪声和量化噪声进行处理；所述时间交织流水线ADC模型，包括时间交织电路和流水线ADC，对采样结构和运算放大器产生的噪声进行处理；本发明在结构上不仅包含了传统的ADC结构，还创新性地考虑了隔离放大器和电源的影响，这对于搭建高集成化的ADC系统具有更好的指导作用。
-
公开(公告)号：CN117322894A
公开(公告)日：2024-01-02
申请号：CN202311525053.0
申请日：2023-11-16
Applicant: 成都信息工程大学
Abstract: 本发明公开了一种采用双通道复用技术的脑电采集模拟前端电路，涉及逻辑电路技术，包括依次连接的缓冲器、通道复用电路、跨导放大器电路、跨阻放大器电路、复用解调电路、程控增益放大器以及有源低通滤波器。本发明可以抑制电极组织阻抗产生的运动伪影和噪声，同时能够进行程控增益调节，避免输入信号放大后失真或衰减；并且在不减少前端通道数量的前提下有效降低电极芯片的功耗。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.018 seconds)
