-
公开(公告)号：CN117278031A
公开(公告)日：2023-12-22
申请号：CN202311249805.5
申请日：2023-09-26
Applicant: 成都信息工程大学
Abstract: 本发明公开了一种基于时间交织流水线ADC系统噪声模型电路，涉及集成电路技术领域，包括隔离放大器噪声模型、基准电路噪声模型及时间交织流水线ADC模型；所述隔离放大器噪声模型由运算放大器和外部的反馈结构构成，对运算放大器及其反馈网络的热噪声进行处理；所述基准电路噪声模型，对基准电路产生的热噪声和量化噪声进行处理；所述时间交织流水线ADC模型，包括时间交织电路和流水线ADC，对采样结构和运算放大器产生的噪声进行处理；本发明在结构上不仅包含了传统的ADC结构，还创新性地考虑了隔离放大器和电源的影响，这对于搭建高集成化的ADC系统具有更好的指导作用。
-
公开(公告)号：CN116015304B
公开(公告)日：2023-06-20
申请号：CN202310329600.1
申请日：2023-03-30
Applicant: 成都信息工程大学
IPC: H03M1/38
Abstract: 本发明公开了一种基于环形放大器差分输出的模拟触发异步时序电路，涉及集成电路领域，包括：时钟生成模块、并行采样模块、数据多路复用模块；并行采样模块包括多路流水线结构ADC；每路流水线结构ADC包括时钟产生电路、流水线转换结构、延迟对准寄存器阵列和数字校正电路；每级流水线转换结构包括MDAC和子ADC；MDAC包括采样保持电路、子DAC和级间增益电路，级间增益电路用于产生触发信号，使用组合逻辑控制流水线结构ADC。本发明采用环形放大器产生模拟触发时序信号，解决了在单通道内部建立高速时钟的设计难题，实现具有高度集成化的高速高精度ADC。
-
Patent Agency Ranking
公开(公告)号：CN116938246A
公开(公告)日：2023-10-24
申请号：CN202311199878.8
申请日：2023-09-18
Applicant: 成都信息工程大学
Abstract: 本发明公开了一种基于环形放大器的4通道时间交织ADC电路，涉及集成电路技术领域，通过4通道时间交织ADC电路控制各子通道ADC交替对模拟输入Vin进行采样，多路选择器MUX在时钟的控制下4路信号分别输出；每个子通道采用单通道流水线ADC电路，包括由前端采样保持电路、多级子级流水线转换电路等；每个子级流水线转换电路由时钟产生电路控制，相邻两级采用两相非交叠时钟进行控制；本发明将多个单通道流水线型ADC构成多通道系统，有效地提高了采样速率，同时能保证高精度的实现。同时，在不增加系统复杂程度的情况下，创新性地使用全差分环形放大器结构，大大地降低了系统的功耗，性能满足高速、高精度的要求。
-
公开(公告)号：CN116015304A
公开(公告)日：2023-04-25
申请号：CN202310329600.1
申请日：2023-03-30
Applicant: 成都信息工程大学
IPC: H03M1/38
Abstract: 本发明公开了一种基于环形放大器差分输出的模拟触发异步时序电路，涉及集成电路领域，包括：时钟生成模块、并行采样模块、数据多路复用模块；并行采样模块包括多路流水线结构ADC；每路流水线结构ADC包括时钟产生电路、流水线转换结构、延迟对准寄存器阵列和数字校正电路；每级流水线转换结构包括MDAC和子ADC；MDAC包括采样保持电路、子DAC和级间增益电路，级间增益电路用于产生触发信号，使用组合逻辑控制流水线结构ADC。本发明采用环形放大器产生模拟触发时序信号，解决了在单通道内部建立高速时钟的设计难题，实现具有高度集成化的高速高精度ADC。
-
公开(公告)号：CN117278031B
公开(公告)日：2025-01-07
申请号：CN202311249805.5
申请日：2023-09-26
Applicant: 成都信息工程大学
Abstract: 本发明公开了一种基于时间交织流水线ADC系统噪声模型电路，涉及集成电路技术领域，包括隔离放大器噪声模型、基准电路噪声模型及时间交织流水线ADC模型；所述隔离放大器噪声模型由运算放大器和外部的反馈结构构成，对运算放大器及其反馈网络的热噪声进行处理；所述基准电路噪声模型，对基准电路产生的热噪声和量化噪声进行处理；所述时间交织流水线ADC模型，包括时间交织电路和流水线ADC，对采样结构和运算放大器产生的噪声进行处理；本发明在结构上不仅包含了传统的ADC结构，还创新性地考虑了隔离放大器和电源的影响，这对于搭建高集成化的ADC系统具有更好的指导作用。
-
公开(公告)号：CN117322894A
公开(公告)日：2024-01-02
申请号：CN202311525053.0
申请日：2023-11-16
Applicant: 成都信息工程大学
Abstract: 本发明公开了一种采用双通道复用技术的脑电采集模拟前端电路，涉及逻辑电路技术，包括依次连接的缓冲器、通道复用电路、跨导放大器电路、跨阻放大器电路、复用解调电路、程控增益放大器以及有源低通滤波器。本发明可以抑制电极组织阻抗产生的运动伪影和噪声，同时能够进行程控增益调节，避免输入信号放大后失真或衰减；并且在不减少前端通道数量的前提下有效降低电极芯片的功耗。
-
公开(公告)号：CN117322894B
公开(公告)日：2024-04-02
申请号：CN202311525053.0
申请日：2023-11-16
Applicant: 成都信息工程大学
Abstract: 本发明公开了一种采用双通道复用技术的脑电采集模拟前端电路，涉及逻辑电路技术，包括依次连接的缓冲器、通道复用电路、跨导放大器电路、跨阻放大器电路、复用解调电路、程控增益放大器以及有源低通滤波器。本发明可以抑制电极组织阻抗产生的运动伪影和噪声，同时能够进行程控增益调节，避免输入信号放大后失真或衰减；并且在不减少前端通道数量的前提下有效降低电极芯片的功耗。
-
-
-
-
-
-
Search Results
7
records
(took 0.022 seconds)
