用于ESD电路的隔离沟槽
    1.
    发明公开

    公开(公告)号:CN112582396A

    公开(公告)日:2021-03-30

    申请号:CN202011052025.8

    申请日:2020-09-29

    Abstract: 本公开的各实施例涉及用于ESD电路的隔离沟槽。提供了用于防止放电的方法和设备。用于防止放电的一个这种设备包括半导体衬底和在半导体衬底中的隔离沟槽。隔离沟槽包括包含气体的封闭空间。

    微电池组件
    2.
    发明授权

    公开(公告)号:CN110098353B

    公开(公告)日:2022-07-15

    申请号:CN201910087204.6

    申请日:2019-01-29

    Abstract: 本公开涉及微电池设备和组件。在一个实施例中,一种设备包括多个微电池、第一柔性封装膜和第二柔性封装膜。微电池中的每个微电池包括彼此间隔开的第一接触端子和第二接触端子。第一柔性封装膜包括电耦合到微电池中的每个微电池的第一接触端子的第一导电层以及在第一导电层上的第一绝缘层。第二柔性封装膜包括电耦合到微电池中的每个微电池的第二接触端子的第二导电层以及在第二导电层上的第二绝缘层。

    具有正面和背面触点的电池

    公开(公告)号:CN108461566B

    公开(公告)日:2021-08-24

    申请号:CN201810090063.9

    申请日:2018-01-30

    Abstract: 电池结构在正面和背面上具有结构阳极和阴极触点。电池结构包括仅在其正面上具有电池阳极和阴极触点的电池。包括导电层和绝缘层的薄膜对电池进行护封。导电层在电池阳极和阴极触点上延伸并在其间中断。在电池结构的正面和背面上的绝缘层中提供开口,以形成电池结构的结构阳极和阴极触点。

    用于制造侧向绝缘的集成电路芯片的方法

    公开(公告)号:CN109256334A

    公开(公告)日:2019-01-22

    申请号:CN201810771205.8

    申请日:2018-07-13

    Abstract: 本公开的实施例涉及一种用于制造侧向绝缘的集成电路芯片的方法。侧向绝缘的集成电路芯片从半导体晶圆制得。外围沟槽被形成在晶圆中,所述外围沟槽侧向地界定待形成的所述集成电路芯片。所述外围沟槽的深度大于或等于所述集成电路芯片的期望最终厚度。外围沟槽通过重复下列相继步骤的过程而形成:a)使用六氟化硫等离子体进行离子蚀刻;以及b)使用八氟环丁烷等离子体进行钝化。在完成形成所述外围沟槽的步骤时,所述外围沟槽的侧向壁被聚氟乙烯的绝缘层所覆盖。在所述晶圆的较低表面上执行减薄步骤,直到到达所述外围沟槽的底部。所述绝缘层不被移除。

    用于制造侧向绝缘的集成电路芯片的方法

    公开(公告)号:CN109256334B

    公开(公告)日:2023-07-21

    申请号:CN201810771205.8

    申请日:2018-07-13

    Abstract: 本公开的实施例涉及一种用于制造侧向绝缘的集成电路芯片的方法。侧向绝缘的集成电路芯片从半导体晶圆制得。外围沟槽被形成在晶圆中,所述外围沟槽侧向地界定待形成的所述集成电路芯片。所述外围沟槽的深度大于或等于所述集成电路芯片的期望最终厚度。外围沟槽通过重复下列相继步骤的过程而形成:a)使用六氟化硫等离子体进行离子蚀刻;以及b)使用八氟环丁烷等离子体进行钝化。在完成形成所述外围沟槽的步骤时,所述外围沟槽的侧向壁被聚氟乙烯的绝缘层所覆盖。在所述晶圆的较低表面上执行减薄步骤,直到到达所述外围沟槽的底部。所述绝缘层不被移除。

    腔体形成方法
    8.
    发明公开
    腔体形成方法 审中-实审

    公开(公告)号:CN116403965A

    公开(公告)日:2023-07-07

    申请号:CN202310013907.0

    申请日:2023-01-05

    Abstract: 本公开涉及腔体形成方法。本说明书涉及一种在衬底中形成腔体的方法,包括:形成蚀刻掩模,蚀刻掩模包括与腔体的位置相对的多组开口,每组的开口和掩模之间的比率根据与其中刻有该组的掩模的表面相对的腔体的期望轮廓来选择;以及通过所述开口湿蚀刻衬底。

    电容器制造方法
    9.
    发明公开

    公开(公告)号:CN114630501A

    公开(公告)日:2022-06-14

    申请号:CN202111520468.X

    申请日:2021-12-13

    Abstract: 本说明书涉及一种电容器制造方法,包括以下步骤:a)形成堆栈,该堆栈从基板的上表面起依次包括由铝或铝基合金制成的第一导电层、第一电极、第一介电层和第二电极;b)通过化学等离子体蚀刻对堆栈的上部进行蚀刻,所述化学等离子体蚀刻在第一导电层的上表面之前中断;和c)通过物理等离子体蚀刻对堆栈的下部进行蚀刻,所述物理等离子体蚀刻在第一导电层的上表面中断。

Patent Agency Ranking