-
公开(公告)号：CN118133761B
公开(公告)日：2024-11-19
申请号：CN202410243815.6
申请日：2024-03-04
Applicant: 广东工业大学
IPC: G06F30/392 , G06F30/394
Abstract: 本发明涉及电路优化技术领域，尤其涉及一种智能优化的标准单元电路的晶体管布局方法，包括以下步骤：获取待进行布局的晶体管数据；对所述晶体管数据进行预处理，得到晶体管编码数据，其中，所述晶体管编码数据根据晶体管类别分为PMOS晶体管编码数据和NMOS晶体管编码数据；根据所述晶体管编码数据生成初始晶体管序列；根据所述初始晶体管序列按照预设布局规则生成初始晶体管布局，并定义全局最优解为所述初始晶体管布局；根据所述初始晶体管布局和所述全局最优解，调用预设布局搜索算法进行布局计算，得到新的全局最优解；将所述全局最优解输出为所述晶体管数据的布局结果。本发明减少了集成电路设计时间和成本。
-
Patent Agency Ranking
公开(公告)号：CN118332998A
公开(公告)日：2024-07-12
申请号：CN202410360183.1
申请日：2024-03-27
Applicant: 广东工业大学
IPC: G06F30/392 , G06F30/398
Abstract: 本发明提供了一种标准单元电路晶体管的布局方法，布局方法包括以下步骤：S1、首先建立一个二阶段模型，并通过所述二阶段模型将预设宽度的晶体管进行折叠处理；S2、对于预设小规模案例，通过建立混合整数规划模型，通过混合整数规划模型对所述小规模案例进行求解得到布局结果；S3、对于预设大规模案例，通过贪心束搜索算法对所述预设大规模案例进行求解，得到最优布局结果；S4、使用计算机绘图方法将所述布局结果进行可视化展示。本发明的标准单元电路晶体管的布局方法能有效减少人工布局的繁琐操作，提高标准单元库开发的效率与准确性。
-
公开(公告)号：CN118332998B
公开(公告)日：2024-12-31
申请号：CN202410360183.1
申请日：2024-03-27
Applicant: 广东工业大学
IPC: G06F30/392 , G06F30/398
Abstract: 本发明提供了一种标准单元电路晶体管的布局方法，布局方法包括以下步骤：S1、首先建立一个二阶段模型，并通过所述二阶段模型将预设宽度的晶体管进行折叠处理；S2、对于预设小规模案例，通过建立混合整数规划模型，通过混合整数规划模型对所述小规模案例进行求解得到布局结果；S3、对于预设大规模案例，通过贪心束搜索算法对所述预设大规模案例进行求解，得到最优布局结果；S4、使用计算机绘图方法将所述布局结果进行可视化展示。本发明的标准单元电路晶体管的布局方法能有效减少人工布局的繁琐操作，提高标准单元库开发的效率与准确性。
-
公开(公告)号：CN118333208B
公开(公告)日：2024-10-18
申请号：CN202410352114.6
申请日：2024-03-26
Applicant: 广东工业大学
IPC: G06Q10/04 , G06Q10/067 , G06Q10/0631 , G06Q10/083 , G06Q10/087
Abstract: 本发明适用于混流装配线技术领域，尤其涉及一种混流装配线投产排序和物料配送的联合优化方法。与现有技术相比，本发明通过建立混流装配线排序优化和物料配送双层优化模型；建立基于抽象代数的差分进化双层优化算法，通过差分进化双层优化算法对混流装配线排序优化和物料配送双层优化模型进行求解，得到投产排序和物料配送优化方案；根据投产排序和物料配送优化方案对混流装配线进行调整。这样本发明可以高效地并行解决混流装配线排序优化问题和物料配送优化问题，为装配线的生产寻找全局最优解，确保生产线高效的生产。
-
公开(公告)号：CN118333208A
公开(公告)日：2024-07-12
申请号：CN202410352114.6
申请日：2024-03-26
Applicant: 广东工业大学
IPC: G06Q10/04 , G06Q10/067 , G06Q10/0631 , G06Q10/083 , G06Q10/087
Abstract: 本发明适用于混流装配线技术领域，尤其涉及一种混流装配线投产排序和物料配送的联合优化方法。与现有技术相比，本发明通过建立混流装配线排序优化和物料配送双层优化模型；建立基于抽象代数的差分进化双层优化算法，通过差分进化双层优化算法对混流装配线排序优化和物料配送双层优化模型进行求解，得到投产排序和物料配送优化方案；根据投产排序和物料配送优化方案对混流装配线进行调整。这样本发明可以高效地并行解决混流装配线排序优化问题和物料配送优化问题，为装配线的生产寻找全局最优解，确保生产线高效的生产。
-
公开(公告)号：CN118133761A
公开(公告)日：2024-06-04
申请号：CN202410243815.6
申请日：2024-03-04
Applicant: 广东工业大学
IPC: G06F30/392 , G06F30/394
Abstract: 本发明涉及电路优化技术领域，尤其涉及一种智能优化的标准单元电路的晶体管布局方法，包括以下步骤：获取待进行布局的晶体管数据；对所述晶体管数据进行预处理，得到晶体管编码数据，其中，所述晶体管编码数据根据晶体管类别分为PMOS晶体管编码数据和NMOS晶体管编码数据；根据所述晶体管编码数据生成初始晶体管序列；根据所述初始晶体管序列按照预设布局规则生成初始晶体管布局，并定义全局最优解为所述初始晶体管布局；根据所述初始晶体管布局和所述全局最优解，调用预设布局搜索算法进行布局计算，得到新的全局最优解；将所述全局最优解输出为所述晶体管数据的布局结果。本发明减少了集成电路设计时间和成本。
-
-
-
-
-
Search Results
6
records
(took 0.02 seconds)
