公开(公告)号：CN100589060C

公开(公告)日：2010-02-10

申请号：CN200610153133.8

申请日：2006-12-08

Applicant: 尔必达存储器株式会社

Inventor： 藤泽宏树 ,  中村正行 ,  田中均

IPC: G05F3/30

CPC classification number: G05F3/30

Abstract: 一种基准电压产生电路，能降低差动放大器的偏置的影响，对应低电压化。包含电阻(R0、R0、R3)、差动放大器(A1)、晶体管(Q1、Q2、Q3)，晶体管(Q1、Q2)的集电极与差动放大器的差动输入端子连接，电阻(R0、R0、R3)的一端与差动放大器A1的输出共连，2个电阻(R0)的另一端与Q1、Q2的集电极连接，电阻(R1)的另一端与Q3的集电极及基极连接，Q3的基极与Q1、Q2的基极连接，其中，Q1、Q2的发射极尺寸比设定为1∶N，输出在电阻(R1)中重叠流过与Q1或Q2的集电极电流大体上相等的电流和具有比它大的正的温度系数的电流而在电阻(R1)的两端产生的电压和Q3的基极-发射极间电压(VBE3)相加所得的电压。

公开(公告)号：CN1979369A

公开(公告)日：2007-06-13

申请号：CN200610153133.8

申请日：2006-12-08

Applicant: 尔必达存储器株式会社

Inventor： 藤泽宏树 ,  中村正行 ,  田中均

IPC: G05F3/30

CPC classification number: G05F3/30

Abstract: 一种基准电压产生电路，能降低差动放大器的偏置的影响，对应低电压化。包含电阻(R0、R0、R3)、差动放大器(A1)、晶体管(Q1、Q2、Q3)，晶体管(Q1、Q2)的集电极与差动放大器的差动输入端子连接，电阻(R0、R0、R3)的一端与差动放大器A1的输出共连，2个电阻(R0)的另一端与Q1、Q2的集电极连接，电阻(R1)的另一端与Q3的集电极及基极连接，Q3的基极与Q1、Q2的基极连接，其中，Q1、Q2的发射极尺寸比设定为1∶N，输出在电阻(R1)中重叠流过与Q1或Q2的集电极电流大体上相等的电流和具有比它大的正的温度系数的电流而在电阻(R1)的两端产生的电压和Q3的基极－发射极间电压(VBE3)相加所得的电压。