公开(公告)号：CN1307721C

公开(公告)日：2007-03-28

申请号：CN97102023.X

申请日：1997-01-10

Applicant: 尔必达存储器株式会社

Inventor： 成井诚司 ,  宇田川哲 ,  梶谷一彦 ,  吉田诚

IPC: H01L27/108 ,  H01L27/10 ,  H01L21/8242 ,  H01L21/822 ,  H01L21/768

CPC classification number: H01L27/10894 ,  H01L27/10814 ,  H01L27/10873 ,  H01L27/10882 ,  H01L27/10885 ,  H01L2924/0002 ,  Y10S257/915 ,  H01L2924/00

Abstract: DRAM的存储器单元选择MISFET Qt的栅电极(8A)(字线)的薄层电阻和位线(BL1、BL2)的薄层电阻分别等于或小于2Ω/□。在形成栅电极(8A)(字线)或位线(BL1、BL2)的步骤期间形成周边电路的互连，由此可减少制造DRAM的步骤的数目。