公开(公告)号：CN101114673A

公开(公告)日：2008-01-30

申请号：CN200610164669.X

申请日：2006-12-15

Applicant: 富士通株式会社

Inventor： 岛宗洋介 ,  福田真大 ,  金永锡 ,  片上朗 ,  畑田明良 ,  田村直义 ,  大田裕之

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7848 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833

Abstract: 本发明公开一种半导体器件及其制造方法。其中，通过外延生长方法在沟槽中形成P型第一SiGe混晶层以及形成P型第二SiGe混晶层。在所述第二SiGe混晶层上，形成P型第三SiGe混晶层。从该沟槽的底部至所述第一SiGe混晶层的最上表面的高度小于以硅衬底表面为基准的情况下的沟槽的深度。从该沟槽的底部至所述第二SiGe混晶层的最上表面的高度大于以硅衬底表面为基准的情况下的沟槽的深度。所述第一和第三SiGe混晶层中的Ge浓度低于所述第二SiGe混晶层中的Ge浓度。

公开(公告)号：CN101218667A

公开(公告)日：2008-07-09

申请号：CN200580051000.3

申请日：2005-07-07

Applicant: 富士通株式会社

Inventor： 金永锡

IPC: H01L21/336 ,  H01L29/423 ,  H01L29/78 ,  H01L29/49 ,  H01L21/28

CPC classification number: H01L29/41783 ,  H01L21/28052 ,  H01L21/28114 ,  H01L29/665 ,  H01L29/66545

Abstract: 半导体器件具有：栅电极，其隔着栅绝缘膜而设置在衬底上，而且，第一侧被第一侧壁面划分，第二侧被与上述第一侧壁面对置的第二侧壁面划分，并具有第一宽度；第一侧壁绝缘膜，其形成在上述衬底上的上述栅电极的上述第一侧，而且具有与上述第一侧壁面相对置、且相分离的第一内壁面；第二侧壁绝缘膜，其形成在上述衬底上的上述栅电极的上述第二侧，而且具有与上述第二侧壁面相对置、且相分离的第二内壁面；栅电极头部，其以从上述第一内壁面延伸至上述第二内壁面的方式，以更加宽的第二宽度形成在上述栅电极上；第一以及第二扩散区域，其形成在上述衬底中的上述栅电极的第一以及第二侧，其中，上述栅电极头部以与上述栅电极连续的方式形成，上述栅电极的接触至上述栅绝缘膜的至少下部由多晶硅构成。