公开(公告)号：CN1921083A

公开(公告)日：2007-02-28

申请号：CN200510133849.7

申请日：2005-12-22

Applicant: 富士通株式会社

Inventor： 铃木邻太郎 ,  森冈博 ,  寺原政德

IPC: H01L21/762

CPC classification number: H01L21/823481 ,  H01L21/3065 ,  H01L21/3086 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/76232

Abstract: 本发明涉及一种半导体器件的制造方法，包含如下步骤：在硅衬底10上形成由氧化硅膜12和氮化硅膜14构成的硬掩模20，其中氮化硅膜14的宽度小于氧化硅膜12的宽度；使用硬掩模20作为掩模蚀刻硅衬底10，以在硅衬底10中形成用于限定有源区24的沟槽26；以及在形成有沟槽26的硅衬底10上形成氧化硅膜28。

公开(公告)号：CN1877839A

公开(公告)日：2006-12-13

申请号：CN200610054758.9

申请日：2006-03-10

Applicant: 富士通株式会社

Inventor： 奥野昌树 ,  岸井贞浩 ,  森冈博 ,  寺原政德 ,  佐藤成生 ,  铃木腕

IPC: H01L27/092 ,  H01L21/762 ,  H01L21/8238

Abstract: 本发明公开一种半导体器件，该半导体器件包括：半导体衬底；设置在该半导体衬底的预定位置的器件区域；以及隔离该器件区域的浅槽隔离区域。该浅槽隔离区域包括：沟槽；设置在沟槽侧壁的上部的氮化膜衬层；设置在沟槽侧壁的下部的热氧化膜。该浅槽隔离如下设置：将浅槽隔离区域第二部分的宽度设置为比浅槽隔离区域的第一部分的宽度宽，该第二部分设置有该热氧化膜，该第一部分设置有该氮化膜衬层的下端。