公开(公告)号：CN108807154B

公开(公告)日：2023-03-24

申请号：CN201810393053.2

申请日：2018-04-27

Applicant: 富士电机株式会社

Inventor： 俵武志 ,  土田秀一 ,  村田晃一

IPC: H01L21/20 ,  H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 一种碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法，能够有效抑制在使用自支撑外延膜的IGBT的正向动作时过剩的电子被注入到集电极电极附近从而扩大的堆垛层错的产生。SiC‑IGBT具备p型的集电极层(p型缓冲层)、设置于集电极层之上的n‑型耐压维持层、设置于n‑型耐压维持层之上的p型基区、设置于p型基区的上部的n+型发射极区、设置于耐压维持层的上部的栅极绝缘膜以及设置于栅极绝缘膜之上的栅极电极。p型缓冲层的厚度为5μm以上且20μm以下，以5×1017cm‑3以上且5×1018cm‑3以下的杂质浓度添加有Al，以2×1016cm‑3以上且小于5×1017cm‑3的杂质浓度添加有B。

公开(公告)号：CN108807154A

公开(公告)日：2018-11-13

申请号：CN201810393053.2

申请日：2018-04-27

Applicant: 富士电机株式会社

Inventor： 俵武志 ,  土田秀一 ,  村田晃一

IPC: H01L21/20 ,  H01L29/739 ,  H01L29/06 ,  H01L21/331

CPC classification number: H01L29/7395 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/02579 ,  H01L21/0262 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/66068 ,  H01L21/20 ,  H01L29/06 ,  H01L29/66234 ,  H01L29/739

Abstract: 一种碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法，能够有效抑制在使用自支撑外延膜的IGBT的正向动作时过剩的电子被注入到集电极电极附近从而扩大的堆垛层错的产生。SiC‑IGBT具备p型的集电极层(p型缓冲层)、设置于集电极层之上的n‑型耐压维持层、设置于n‑型耐压维持层之上的p型基区、设置于p型基区的上部的n+型发射极区、设置于耐压维持层的上部的栅极绝缘膜以及设置于栅极绝缘膜之上的栅极电极。p型缓冲层的厚度为5μm以上且20μm以下，以5×1017cm‑3以上且5×1018cm‑3以下的杂质浓度添加有Al，以2×1016cm‑3以上且小于5×1017cm‑3的杂质浓度添加有B。

公开(公告)号：CN113892189A

公开(公告)日：2022-01-04

申请号：CN202080039260.3

申请日：2020-05-26

Applicant: 富士电机株式会社 ,  三菱电机株式会社

Inventor： 俵武志 ,  水岛智教 ,  松永慎一郎 ,  竹中研介 ,  武井学 ,  土田秀一 ,  村田晃一 ,  小山皓洋 ,  中山浩二 ,  染谷满 ,  米泽喜幸 ,  木内祐治

IPC: H01L29/78 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739 ,  H01L29/74 ,  H01L29/861 ,  H01L29/868

Abstract: 碳化硅半导体装置(60)具有有源区(51)和配置于上述有源区(51)的外侧的终端结构部(52)。碳化硅半导体装置(60)具备第二导电型的半导体基板(1)、第二导电型的第一半导体层(2)、第一导电型的第二半导体层(4)、第二导电型的第一半导体区(6)、第一导电型的第二半导体区(7)、栅绝缘膜(9)、栅电极(10)、第一电极(11)和第二电极(12)。第二半导体层(4)的位于终端结构部(52)的端部(T)在通电时的电子密度或空穴的密度中的更小的一方的密度为1×1015/cm3以下。

公开(公告)号：CN113892189B

公开(公告)日：2025-04-18

申请号：CN202080039260.3

申请日：2020-05-26

Applicant: 富士电机株式会社 ,  三菱电机株式会社

Inventor： 俵武志 ,  水岛智教 ,  松永慎一郎 ,  竹中研介 ,  武井学 ,  土田秀一 ,  村田晃一 ,  小山皓洋 ,  中山浩二 ,  染谷满 ,  米泽喜幸 ,  木内祐治

IPC: H10D30/63 ,  H10D30/01 ,  H10D12/00 ,  H10D12/01 ,  H10D18/00 ,  H10D62/10 ,  H10D62/80 ,  H10D8/00 ,  H10D8/50

Abstract: 碳化硅半导体装置(60)具有有源区(51)和配置于上述有源区(51)的外侧的终端结构部(53)。碳化硅半导体装置(60)具备第二导电型的半导体基板(1)、第二导电型的第一半导体层(2)、第一导电型的第二半导体层(4)、第二导电型的第一半导体区(6)、第一导电型的第二半导体区(7)、栅绝缘膜(9)、栅电极(10)、第一电极(11)和第二电极(12)。第二半导体层(4)的位于终端结构部(53)的端部(T)在通电时的电子密度或空穴的密度中的更小的一方的密度为1×1015/cm3以下。