-
公开(公告)号：CN105723505A
公开(公告)日：2016-06-29
申请号：CN201580002554.8
申请日：2015-04-15
Applicant: 富士电机株式会社
IPC: H01L21/8234 , H01L21/336 , H01L27/088 , H01L29/417 , H01L29/78
CPC classification number: H01L21/823885 , H01L21/265 , H01L21/26546 , H01L21/823807 , H01L21/82385 , H01L21/823871 , H01L27/0922 , H01L29/66575 , H01L29/7833
Abstract: 将输出段用的纵向型n沟道功率MOSFET(21)和用于控制纵向型n沟道功率MOSFET(21)的横向型p沟道MOSFET(22)设置于相同的半导体基板上。横向型p沟道MOSFET(22)具备自对准地形成于栅电极(17)的Psd(p+型源区(12)和p+型漏区(13))。在Psd的内部设置有p+型扩散区(14，15)。Psd通过p+型扩散区(14，15)部分成为高杂质浓度。p+型扩散区(14，15)与纵向型n沟道功率MOSFET(21)的p+型扩散区(8)同时通过离子注入而形成，且在p+型扩散区(14，15)，借由比以往宽度更窄的接触孔分别连接有金属电极层。如此，能够提高金属布线层和半导体部的接触性，并且能够实现微细化。
-
Patent Agency Ranking
公开(公告)号：CN103548132A
公开(公告)日：2014-01-29
申请号：CN201280024153.9
申请日：2012-06-21
Applicant: 富士电机株式会社
IPC: H01L21/8234 , H01L21/336 , H01L21/76 , H01L21/822 , H01L27/04 , H01L27/08 , H01L27/088 , H01L29/739 , H01L29/78
CPC classification number: H01L29/66666 , H01L21/823807 , H01L21/823828 , H01L21/823885 , H01L27/0922 , H01L29/402 , H01L29/66348 , H01L29/66659 , H01L29/66734 , H01L29/7395 , H01L29/7811
Abstract: 本发明提供一种半导体器件的制造方法。为了在半导体衬底的纵向沟槽栅型MOSFET区域(21)和控制横向平面栅型MOSFET区域（22）中分别形成器件，首先，在纵向沟槽栅型MOSFET区域(21)的半导体衬底上形成沟槽(33)。接着，沿着沟槽(33)的内壁形成第一栅极氧化膜(7ａ)。接着，在第一栅极氧化膜（7a）上利用多晶硅膜(6a)填充沟槽(33)。接着，在隔开器件的区域形成LOCOS氧化膜（11）。接着，在横向平面栅型MOSFET区域（22）的半导体衬底上形成第二栅极氧化膜(7b)。由此，能获得以下优点：即，能抑制步骤数量的增加，能使得输出级MOSFET的栅极阈值电压高于控制MOSFET的栅极阈值电压，不会降低LOCOS氧化膜（11）的厚度，且不会有异物残留在沟槽（33）中。
-
公开(公告)号：CN105723505B
公开(公告)日：2019-03-08
申请号：CN201580002554.8
申请日：2015-04-15
Applicant: 富士电机株式会社
IPC: H01L21/8234 , H01L21/336 , H01L27/088 , H01L29/417 , H01L29/78
Abstract: 将输出段用的纵向型n沟道功率MOSFET(21)和用于控制纵向型n沟道功率MOSFET(21)的横向型p沟道MOSFET(22)设置于相同的半导体基板上。横向型p沟道MOSFET(22)具备自对准地形成于栅电极(17)的Psd(p+型源区(12)和p+型漏区(13))。在Psd的内部设置有p+型扩散区(14，15)。Psd通过p+型扩散区(14，15)部分成为高杂质浓度。p+型扩散区(14，15)与纵向型n沟道功率MOSFET(21)的p+型扩散区(8)同时通过离子注入而形成，且在p+型扩散区(14，15)，借由比以往宽度更窄的接触孔分别连接有金属布线层。如此，能够提高金属布线层和半导体部的接触性，并且能够实现微细化。
-
公开(公告)号：CN103548132B
公开(公告)日：2016-10-26
申请号：CN201280024153.9
申请日：2012-06-21
Applicant: 富士电机株式会社
IPC: H01L21/8234 , H01L21/336 , H01L21/76 , H01L21/822 , H01L27/04 , H01L27/08 , H01L27/088 , H01L29/739 , H01L29/78
CPC classification number: H01L29/66666 , H01L21/823807 , H01L21/823828 , H01L21/823885 , H01L27/0922 , H01L29/402 , H01L29/66348 , H01L29/66659 , H01L29/66734 , H01L29/7395 , H01L29/7811
Abstract: 本发明提供一种半导体器件的制造方法。为了在半导体衬底的纵向沟槽栅型MOSFET区域(21)和控制横向平面栅型MOSFET区域（22）中分别形成器件，首先，在纵向沟槽栅型MOSFET区域(21)的半导体衬底上形成沟槽(33)。接着，沿着沟槽(33)的内壁形成第一栅极氧化膜(7ａ)。接着，在第一栅极氧化膜（7a）上利用多晶硅膜(6a)填充沟槽(33)。接着，在隔开器件的区域形成LOCOS氧化膜（11）。接着，在横向平面栅型MOSFET区域（22）的半导体衬底上形成第二栅极氧化膜(7b)。由此，能获得以下优点：即，能抑制步骤数量的增加，能使得输出级MOSFET的栅极阈值电压高于控制MOSFET的栅极阈值电压，不会降低LOCOS氧化膜（11）的厚度，且不会有异物残留在沟槽（33）中。
-
公开(公告)号：CN102640419B
公开(公告)日：2015-11-25
申请号：CN201180004802.4
申请日：2011-09-05
Applicant: 富士电机株式会社
IPC: H03K17/08 , H02M1/34 , H03K17/687
CPC classification number: H03K17/164 , H02M1/34 , H02M2001/342 , H02M2001/344 , Y02B70/1491
Abstract: 本发明提供低成本的半导体器件，使用该半导体器件可容易地选择适合系统的IGBT柔性断路特性。驱动IC（100）包括输出级电路（1）、断路电路（2）、逻辑电路（3）、以及警报信号处理电路（4），断路电路（2）包括电阻器电路（5）和n-MOSFET（8），且电阻器电路（5）由n-MOSFET（9）、电阻器（10）、和开关导体（11）形成。通过将电阻器电路（5）的开关导体（11）在A、B和C状态之间切换，可容易地选择适合系统的IGBT（61）的断路特性。
-
公开(公告)号：CN102640419A
公开(公告)日：2012-08-15
申请号：CN201180004802.4
申请日：2011-09-05
Applicant: 富士电机株式会社
IPC: H03K17/08 , H02M1/08 , H02M7/48 , H03K17/687
CPC classification number: H03K17/164 , H02M1/34 , H02M2001/342 , H02M2001/344 , Y02B70/1491
Abstract: 本发明提供低成本的半导体器件，使用该半导体器件可容易地选择适合系统的IGBT柔性断路特性。驱动IC（100）包括输出级电路（1）、断路电路（2）、逻辑电路（3）、以及警报信号处理电路（4），断路电路（2）包括电阻器电路（5）和n-MOSFET（8），且电阻器电路（5）由n-MOSFET（9）、电阻器（10）、和开关导体（11）形成。通过将电阻器电路（5）的开关导体（11）在A、B和C状态之间切换，可容易地选择适合系统的IGBT（61）的断路特性。
-
-
-
-
-
Search Results
6
records
(took 0.022 seconds)
