公开(公告)号：CN111668301B

公开(公告)日：2025-02-21

申请号：CN202010079019.5

申请日：2020-02-03

Applicant: 富士电机株式会社

Inventor： 石川隆正 ,  八尾典明 ,  野口晴司

IPC: H10D12/00 ,  H10D64/27 ,  H10D12/01

Abstract: 本公开提供一种能够抑制工时的增加、且能够与栅极沟槽相独立地筛查虚设沟槽的栅极绝缘膜不良的绝缘栅极型半导体装置及其制造方法。绝缘栅极型半导体装置的制造方法包括以下工序：挖出虚设沟槽(41～45)，并且挖出具有呈U字状地包围虚设沟槽(41～45)的平面图案的栅极沟槽(40)；隔着栅极绝缘膜在虚设沟槽(41～45)和栅极沟槽(40)形成虚设电极和栅极电极；形成经由U字状的开口部来与虚设电极连接的试验用凸部以及试验用布线；以及对试验用布线与电荷输送区的下表面之间施加电压来检查虚设沟槽(41～45)内的栅极绝缘膜的绝缘特性。

公开(公告)号：CN116569307A

公开(公告)日：2023-08-08

申请号：CN202280007629.1

申请日：2022-06-16

Applicant: 富士电机株式会社

Inventor： 八尾典明 ,  铃木启久 ,  泷下博

IPC: H01L21/265

Abstract: 本发明提供一种半导体装置，其具备：第一导电型的漂移区，其设置于半导体基板；第一导电型的缓冲区，其设置于比漂移区更靠半导体基板的背面侧，并具有掺杂浓度的第一峰以及设置于比该第一峰更靠所述半导体基板的正面侧的位置的第二峰；以及第一寿命控制区，其在半导体基板的深度方向上，设置于第一峰与第二峰之间。在半导体基板的深度方向上，从漂移区的上端起到第二峰为止的积分浓度在临界积分浓度以上。

公开(公告)号：CN114902425A

公开(公告)日：2022-08-12

申请号：CN202180007451.6

申请日：2021-07-13

Applicant: 富士电机株式会社

Inventor： 石川隆正 ,  八尾典明

IPC: H01L29/78 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/06 ,  H01L29/739 ,  H01L21/336 ,  H01L29/861 ,  H01L29/868

Abstract: 本发明提供一种半导体装置，半导体基板的缓冲区具有：多个氢化学浓度峰，其配置在半导体基板的深度方向上的不同位置；多个掺杂浓度峰，其配置在与多个氢化学浓度峰对应的位置；以及高浓度区，其设置在最深氢化学浓度峰与漂移区之间，高浓度区的深度方向上的掺杂浓度分布具有斜坡，该斜坡与漂移区接触，并且掺杂浓度朝向漂移区逐渐地减小，斜坡包括向上凸起的部分，在以直线的方式对斜坡的斜率进行拟合而得的拟合浓度直线上，在将最深掺杂浓度峰的深度位置处的浓度设为最浅参考浓度的情况下，最浅掺杂浓度峰的掺杂浓度为最浅参考浓度的5％以上且50％以下。

公开(公告)号：CN105122451B

公开(公告)日：2017-12-12

申请号：CN201480012428.6

申请日：2014-03-13

Applicant: 富士电机株式会社

Inventor： 松井俊之 ,  阿部和 ,  八尾典明

IPC: H01L27/04 ,  H01L21/822 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

CPC classification number: G05F1/463 ,  G01K7/01 ,  H01L27/0255 ,  H01L29/04 ,  H01L29/16 ,  H01L29/861

Abstract: 提供一种能够兼得在形成了有源元件的基板上具备隔着绝缘膜而形成的温度检测用二极管所要求的寿命和检测灵敏度的半导体装置的驱动方法。根据该温度检测用二极管的寿命规定温度检测用二极管的通电电流密度的上限值，并且根据该温度检测用二极管的输出电压的相对于标准偏差的允许偏差电压规定上述温度检测用二极管中通电的电流密度的下限值，在上述上限值和下限值的范围内确定上述温度检测用二极管的通电电流值。

公开(公告)号：CN105103290A

公开(公告)日：2015-11-25

申请号：CN201480017180.2

申请日：2014-05-12

Applicant: 富士电机株式会社

Inventor： 八尾典明 ,  阿部和

IPC: H01L27/04 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L27/0255 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/26513 ,  H01L21/324 ,  H01L21/822 ,  H01L23/34 ,  H01L27/0629 ,  H01L27/1207 ,  H01L29/167 ,  H01L29/42356 ,  H01L29/6609 ,  H01L29/66348 ,  H01L29/7827 ,  H01L29/861 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置的制造方法，包括：隔着在半导体衬底(1)的表面上形成的绝缘膜(3)堆积薄膜半导体层(4)的工序；以第一杂质离子的射程小于薄膜半导体层在堆积时的膜厚的条件向薄膜半导体层注入第一杂质离子的工序；以及以比第一杂质离子的剂量高的剂量向薄膜半导体层选择性地注入第二杂质离子的工序，由薄膜半导体层中的注入了第一杂质离子的区域(5)和注入了第二杂质离子的区域(6)形成温度检测用二极管(31)。

公开(公告)号：CN105308754B

公开(公告)日：2018-02-13

申请号：CN201480032559.0

申请日：2014-11-10

Applicant: 富士电机株式会社

Inventor： 八尾典明 ,  阿部和

IPC: H01L29/861 ,  H01L21/329 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/06 ,  H01L29/78 ,  H01L29/868

CPC classification number: H01L23/34 ,  H01L21/26513 ,  H01L21/76 ,  H01L27/0248 ,  H01L29/04 ,  H01L29/0696 ,  H01L29/16 ,  H01L29/66136 ,  H01L29/66348 ,  H01L29/7397 ,  H01L29/861 ,  H01L29/868 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的半导体装置包括：设置于绝缘膜(7)上的、由第一导电型的薄膜半导体层(14)构成的阴极区域(14A)；在绝缘膜上以与阴极区域构成pn结的方式设置的、由第二导电型的薄膜半导体层(15)构成的阳极区域(15A)；覆盖阴极区域(14A)和阳极区域(15A)的层间绝缘膜(16)；设置于层间绝缘膜上、经由贯穿层间绝缘膜的第一接触孔(18)与阴极区域连接的阴极电极(21)；和设置于层间绝缘膜上、经由贯穿层间绝缘膜的第二接触孔(19)与阳极区域连接的阳极电极(22)，从靠近pn结的界面(23)一侧的第一接触孔的端部至界面的电流路径的长度和从靠近界面一侧的第二接触孔的端部至界面的电流路径的长度中的、阴极区域和上述阳极区域中方块电阻较大的区域的电流路径的长度较短。

公开(公告)号：CN105103290B

公开(公告)日：2017-11-17

申请号：CN201480017180.2

申请日：2014-05-12

Applicant: 富士电机株式会社

Inventor： 八尾典明 ,  阿部和

IPC: H01L27/04 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L27/0255 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/26513 ,  H01L21/324 ,  H01L21/822 ,  H01L23/34 ,  H01L27/0629 ,  H01L27/1207 ,  H01L29/167 ,  H01L29/42356 ,  H01L29/6609 ,  H01L29/66348 ,  H01L29/7827 ,  H01L29/861 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置的制造方法，包括：隔着在半导体衬底(1)的表面上形成的绝缘膜(3)堆积薄膜半导体层(4)的工序；以第一杂质离子的射程小于薄膜半导体层在堆积时的膜厚的条件向薄膜半导体层注入第一杂质离子的工序；以及以比第一杂质离子的剂量高的剂量向薄膜半导体层选择性地注入第二杂质离子的工序，由薄膜半导体层中的注入了第一杂质离子的区域(5)和注入了第二杂质离子的区域(6)形成温度检测用二极管(31)。

公开(公告)号：CN105122451A

公开(公告)日：2015-12-02

申请号：CN201480012428.6

申请日：2014-03-13

Applicant: 富士电机株式会社

Inventor： 松井俊之 ,  阿部和 ,  八尾典明

IPC: H01L27/04 ,  H01L21/822 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

CPC classification number: G05F1/463 ,  G01K7/01 ,  H01L27/0255 ,  H01L29/04 ,  H01L29/16 ,  H01L29/861

Abstract: 提供一种能够兼得在形成了有源元件的基板上具备隔着绝缘膜而形成的温度检测用二极管所要求的寿命和检测灵敏度的半导体装置的驱动方法。根据该温度检测用二极管的寿命规定温度检测用二极管的通电电流密度的上限值，并且根据该温度检测用二极管的输出电压的相对于标准偏差的允许偏差电压规定上述温度检测用二极管中通电的电流密度的下限值，在上述上限值和下限值的范围内确定上述温度检测用二极管的通电电流值。

公开(公告)号：CN116779638A

公开(公告)日：2023-09-19

申请号：CN202310087489.X

申请日：2023-01-30

Applicant: 富士电机株式会社

Inventor： 八尾典明

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明提供在不改变有源区和边缘终端区的节距的情况下容易使边缘终端区的耗尽层扩展的超结半导体装置。超结半导体装置具备：第一导电型的缓冲层，其设置在第一导电型的半导体基板的正面，并且杂质浓度比半导体基板的杂质浓度低；第一导电型的漂移层，其设置在缓冲层的上表面，并且杂质浓度比缓冲层的杂质浓度低；第一并列pn结构，其通过设置在漂移层内且到达缓冲层的第一导电型的第一柱区与第二导电型的第二柱区在与正面平行的方向上反复交替地配置而成；终端结构部具有第一柱区和第二柱区的深度随着朝向终端部而阶段性地变浅的第二并列pn结构，在终端结构部中设置有底部位于漂移层之内的第二柱区。

公开(公告)号：CN111668301A

公开(公告)日：2020-09-15

申请号：CN202010079019.5

申请日：2020-02-03

Applicant: 富士电机株式会社

Inventor： 石川隆正 ,  八尾典明 ,  野口晴司

IPC: H01L29/739 ,  H01L29/423 ,  H01L21/331

Abstract: 本公开提供一种能够抑制工时的增加、且能够与栅极沟槽相独立地筛查虚设沟槽的栅极绝缘膜不良的绝缘栅极型半导体装置及其制造方法。绝缘栅极型半导体装置的制造方法包括以下工序：挖出虚设沟槽(41～45)，并且挖出具有呈U字状地包围虚设沟槽(41～45)的平面图案的栅极沟槽(40)；隔着栅极绝缘膜在虚设沟槽(41～45)和栅极沟槽(40)形成虚设电极和栅极电极；形成经由U字状的开口部来与虚设电极连接的试验用凸部以及试验用布线；以及对试验用布线与电荷输送区的下表面之间施加电压来检查虚设沟槽(41～45)内的栅极绝缘膜的绝缘特性。