-
公开(公告)号：CN111052357B
公开(公告)日：2023-12-19
申请号：CN201980004052.7
申请日：2019-01-28
Applicant: 富士电机株式会社
Inventor： 伊藤太一
Abstract: 抑制连接端子被加热而抑制可靠性降低。配置有半导体元件(12)的主陶瓷电路基板(11)与配置有连接端子(22、32)的副陶瓷电路基板(21、31)分离地独立。因此，在半导体元件(12)产生的热介由下部的主陶瓷电路基板(11)和基板(40)之后，进一步介由副陶瓷电路基板(21、31)而向连接端子(22、32)传导。即，与连接端子(22、32)和半导体元件(12)配置于同一陶瓷电路基板的情况相比，来自半导体元件(12)的热不易被传导。
-
公开(公告)号：CN115699308A
公开(公告)日：2023-02-03
申请号：CN202180039127.2
申请日：2021-11-01
Applicant: 富士电机株式会社
Inventor： 伊藤太一
Abstract: 能够防止短路，并抑制陶瓷板的扩大化。陶瓷板(21)在俯视时呈被对置的第一边(21a)、第二边(21b)以及与第一边(21a)、第二边(21b)正交且对置的第三边(21c)、第四边(21d)包围的矩形状。电路图案(23b)形成于陶瓷板(21)的正面。电路图案(23a)形成于陶瓷板(21)的正面且接合有半导体芯片(30)的背面。进一步地，电路图案(23b)和电路图案(23a)分别被形成为从第三边(21c)遍及到第四边(21d)，并且沿从第一边(21a)朝向第二边(21b)的主电流方向D1排列而形成。
-
公开(公告)号：CN118715611A
公开(公告)日：2024-09-27
申请号：CN202380018201.1
申请日：2023-06-13
Applicant: 富士电机株式会社
IPC: H01L23/36
Abstract: 本发明提供抑制向构成装置的各构件产生不需要的应力的半导体装置及半导体的制造方法。半导体装置（10）具备基底板（2）、半导体元件（1）、保护构件（pr1a、pr1b、pr2a、pr2b）以及冷却体（3）。基底板（2）具有碳化硅形成体（2a）和金属填充体（2b1、2b2），在金属填充体（2b1、2b2）设置有贯通孔。半导体元件（1）隔着绝缘基板（12）而搭载于碳化硅形成体（2a）的上表面。保护构件（pr1a、pr1b、pr2a、pr2b）形成于金属填充体（2b1、2b2）的表面，并具有比碳化硅形成体（2a）的硬度低的硬度。冷却体（3）抵接于基底板（2）的底面侧并通过贯通于贯通孔的螺钉（sc1、sc2）而被紧固于基底板（2）。
-
公开(公告)号：CN117255517A
公开(公告)日：2023-12-19
申请号：CN202310431622.9
申请日：2023-04-21
Applicant: 富士电机株式会社
Abstract: 本发明提供一种电力转换装置，减少引出到壳体之外的布线部件的倾斜。布线部件(64)包括间隔部(64c)，该间隔部(64c)形成在布线部件(64)的与控制端子区域(21e1)对置的背面(64a2)的引出口(21f)的附近，并被背面(64a2)和控制端子区域(21e1)夹持。如果将布线部件(64)的外部连接部(64a)向壳体(20)的控制端子区域(21e1)按压而弯折，则通过间隔部(64c)使外部连接部(64a)以前端边成为比弯曲部(64b)靠下方位置的方式倾斜。如果释放按压，则即使外部连接部(64a)恢复到原来的状态，也恢复到相对于控制端子区域(21e1)成为大致水平的高度。
-
公开(公告)号：CN108735679A
公开(公告)日：2018-11-02
申请号：CN201810165646.3
申请日：2018-02-28
Applicant: 富士电机株式会社
IPC: H01L23/14
Abstract: 本发明提供一种半导体装置，能够实现小型化并且减少击穿的发生。在半导体装置中，阻挡部件(17a)的基板(14)侧的边缘部(17a1)形成在金属板的面向外侧的侧面(12a)的正下方的金属基座板上的位置(15a)和金属基座板上的与位置相比更靠外侧的位置(15c)之间。位置(15c)与绝缘板(11)的面对外侧的侧面(11a)的正下方的金属基座板的位置(15b)相距以下距离，该距离由从金属基座板的主面起到绝缘板的正面为止的高度H除以由阻挡部件的边缘部(17a1)限制时的焊料的接触角α的正切值而得到。由此，能够充分地设定导电图案相对于焊料的绝缘距离，因此能够减小导电图案和绝缘板之间的沿面距离。
-
Patent Agency Ranking
公开(公告)号：CN108735679B
公开(公告)日：2024-03-26
申请号：CN201810165646.3
申请日：2018-02-28
Applicant: 富士电机株式会社
IPC: H01L23/14
Abstract: 本发明提供一种半导体装置，能够实现小型化并且减少击穿的发生。在半导体装置中，阻挡部件(17a)的基板(14)侧的边缘部(17a1)形成在金属板的面向外侧的侧面(12a)的正下方的金属基座板上的位置(15a)和金属基座板上的与位置相比更靠外侧的位置(15c)之间。位置(15c)与绝缘板(11)的面对外侧的侧面(11a)的正下方的金属基座板的位置(15b)相距以下距离，该距离由从金属基座板的主面起到绝缘板的正面为止的高度H除以由阻挡部件的边缘部(17a1)限制时的焊料的接触角α的正切值而得到。由此，能够充分地设定导电图案相对于焊料的绝缘距离，因此能够减小导电图案和绝缘板之间的沿面距离。
-
公开(公告)号：CN114902389A
公开(公告)日：2022-08-12
申请号：CN202180007987.8
申请日：2021-05-28
Applicant: 富士电机株式会社
Inventor： 伊藤太一
IPC: H01L21/60 , H01L25/07 , H01L25/18 , H01L21/607 , H05K1/02
Abstract: 本发明提供一种防止引线框架的脚部的接合部位的错位的半导体装置。半导体装置还具备垂直部(64a)、以及分支部(64b、64c)。垂直部(64a)相对于电路图案(42)沿垂直方向延伸。分支部(64b)从垂直部(64a)的靠电路图案(42)侧的下端部的分叉部(64a1)向预定方向弯曲并相对于电路图案(42)而平行地延伸，从而与电路图案(42)接合。分支部(64c)从分叉部(64a1)向预定方向的相反方向弯曲并相对于电路图案(42)而平行地延伸，从而与电路图案(42)接合。在这样的脚部(64)中，垂直部(64a)的正面侧、背面侧分别被分支部(64b、64c)可靠地支承。
-
公开(公告)号：CN118843933A
公开(公告)日：2024-10-25
申请号：CN202380024528.X
申请日：2023-08-02
Applicant: 富士电机株式会社
Abstract: 减少使用了一体地设有盖部的壳体的半导体模块中的密封材料的填充不均。半导体模块(2)包括：壳体(210)，其覆盖搭载于基座(200)的电路板(4)，该壳体具有包围电路板的外周的侧面部(211)和位于电路板的上方的盖部(212)；多个导体板(6A～6D)，其各自与电路板的导体图案电连接，并经由设于壳体的狭缝(220)而延伸到壳体的外部；以及密封材料(701、702)，其将电路板密封，壳体具有分隔部(214、215)，该分隔部配置于由盖部、侧面部以及电路板包围的区域，并配置于多个导体板之间而使多个导体板之间绝缘，分隔部在与多个导体板不重叠的位置具有缺口区间(216、217)，从而与多个导体板不重叠的部分的高度低于与多个导体板重叠的部分的高度。
-
公开(公告)号：CN116960095A
公开(公告)日：2023-10-27
申请号：CN202310259408.X
申请日：2023-03-10
Applicant: 富士电机株式会社
IPC: H01L23/498 , H01L23/31 , H01L25/065
Abstract: 本发明提供抑制并联连接的多个半导体芯片的电流不平衡的半导体装置。布线板在短边侧具备输出部分，在短边侧具备与半导体芯片的输出电极电连接的纵向连接部分及横向连接部分。此时，纵向连接部分从输出部分侧的端部沿着长边形成有狭缝。由此，从配置于距端子接合区最近的位置的半导体芯片输出的电流经由纵向连接部分和横向连接部分直到到达布线板的输出部分为止。该电流路径与从配置于距端子接合区最远的位置的半导体芯片输出的电流到达布线板的输出部分为止的电流路径之差变小。
-
公开(公告)号：CN114730742A
公开(公告)日：2022-07-08
申请号：CN202180006820.X
申请日：2021-04-26
Applicant: 富士电机株式会社
Inventor： 伊藤太一
Abstract: 本发明的半导体模块确保外部端子的弯曲角度并且防止壳体破损。半导体模块(1)包括：半导体元件(3、4)；壳体(11)，其收纳半导体元件；以及外部端子(12、13、14)，其将半导体元件的主电极与外部导体电连接。外部端子自壳体的上表面突出并沿着该壳体的上表面弯折成直角。壳体具有：突起部(11d)，其自壳体的上表面以规定高度突出并成为外部端子的弯曲支点；以及狭缝部(11e)，其在与突起部的突出方向交叉的方向上将突起部断开。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.02 seconds)
