-
公开(公告)号：CN119248225B
公开(公告)日：2025-03-28
申请号：CN202411787533.9
申请日：2024-12-06
Applicant: 安徽大学
IPC: G06F7/502 , G06F15/78 , G11C11/412 , G11C11/417
Abstract: 本申请涉及一种五管半加器电路、数字存内计算阵列和静态随机存储器，其中，该五管半加器电路包括：第一NMOS管N1、第二NMOS管N2、第一PMOS管P1和第二PMOS管P2、第三PMOS管P3；第一NMOS管N1的源极与第一PMOS管P1的漏极以及第二PMOS管P2的漏极连接并构成第一节点SUM，第一NMOS管N1的栅极与电压源连接，第一NMOS管N1的漏极接地；第二NMOS管N2的栅极与第三PMOS管P3的栅极连接并构成第二节点D，第一PMOS管P1的源极以及第二PMOS管P2的栅极连接第二节点D；第三PMOS管P3的漏极与第二NMOS管N2的漏极连接并构成第三节点CO，第三PMOS管P3的源极接地；第二NMOS管N2的源极与第一PMOS管P1的栅极以及第二PMOS管P2的源极连接并构成第四节点C。解决了目前的半加器电路结构较为复杂的问题。
-
公开(公告)号：CN119248712B
公开(公告)日：2025-03-18
申请号：CN202411747239.5
申请日：2024-12-02
Applicant: 安徽大学
Abstract: 本申请涉及一种浮点数的存内计算方法、存内计算架构和存内计算芯片，该存内计算方法包括：计算目标卷积神经网络在不同卷积量级组合下对测试集的推理精度损失，目标卷积神经网络用于通过多次卷积操作从图像中提取特征信息；在小于目标值的至少一个推理精度损失对应的卷积量级组合中确定一个卷积量级组合作为目标卷积量级组合，目标卷积量级组合包括各次卷积操作的基准量级；对于目标卷积神经网络的任意卷积操作，采用对应的基准量级实现卷积操作的浮点数计算。本发明预先在软件网络层面，通过测试得到适配于目标卷积神经网络的基准量级。不仅提高了浮点数的存内计算效率，同时降低了存储器的芯片面积和功耗。
-
公开(公告)号：CN119248225A
公开(公告)日：2025-01-03
申请号：CN202411787533.9
申请日：2024-12-06
Applicant: 安徽大学
IPC: G06F7/502 , G06F15/78 , G11C11/412 , G11C11/417
Abstract: 本申请涉及一种五管半加器电路、数字存内计算阵列和静态随机存储器，其中，该五管半加器电路包括：第一NMOS管N1、第二NMOS管N2、第一PMOS管P1和第二PMOS管P2、第三PMOS管P3；第一NMOS管N1的源极与第一PMOS管P1的漏极以及第二PMOS管P2的漏极连接并构成第一节点SUM，第一NMOS管N1的栅极与电压源连接，第一NMOS管N1的漏极接地；第二NMOS管N2的栅极与第三PMOS管P3的栅极连接并构成第二节点D，第一PMOS管P1的源极以及第二PMOS管P2的栅极连接第二节点D；第三PMOS管P3的漏极与第二NMOS管N2的漏极连接并构成第三节点CO，第三PMOS管P3的源极接地；第二NMOS管N2的源极与第一PMOS管P1的栅极以及第二PMOS管P2的源极连接并构成第四节点C。解决了目前的半加器电路结构较为复杂的问题。
-
公开(公告)号：CN119248712A
公开(公告)日：2025-01-03
申请号：CN202411747239.5
申请日：2024-12-02
Applicant: 安徽大学
Abstract: 本申请涉及一种浮点数的存内计算方法、存内计算架构和存内计算芯片，该存内计算方法包括：计算目标卷积神经网络在不同卷积量级组合下对测试集的推理精度损失，目标卷积神经网络用于通过多次卷积操作从图像中提取特征信息；在小于目标值的至少一个推理精度损失对应的卷积量级组合中确定一个卷积量级组合作为目标卷积量级组合，目标卷积量级组合包括各次卷积操作的基准量级；对于目标卷积神经网络的任意卷积操作，采用对应的基准量级实现卷积操作的浮点数计算。本发明预先在软件网络层面，通过测试得到适配于目标卷积神经网络的基准量级。不仅提高了浮点数的存内计算效率，同时降低了存储器的芯片面积和功耗。
-
-
-
Search Results
4
records
(took 0.017 seconds)
