公开(公告)号：CN113437964B

公开(公告)日：2022-09-16

申请号：CN202110648160.7

申请日：2021-06-10

Applicant: 安徽大学

Inventor： 蔺智挺 ,  叶茂希 ,  彭春雨 ,  吴秀龙 ,  卢文娟 ,  赵强 ,  陈军宁

IPC: H03K19/20 ,  G11C13/00

Abstract: 本发明公开了一种由RRAM构成的可阻态区分且可重构的运算电路，包括3个NMOS晶体管；2个PMOS晶体管；以及两个电阻式随机存储器RRAM。2个NMOS晶体管和2个PMOS晶体管构成两个传输门结构，1个NMOS晶体管控制外围信号线是否作用到RRAM；RRAM0和RRAM1的顶部电极均连接到NMOS晶体管M2，RRAM0的底部电极连接到PMOS晶体管M0和NMOS晶体管M1，RRAM1的底部电极连接到NMOS晶体管M3和PMOS晶体管M4；根据所要实现的功能将需要计算的输入逻辑值以阻态的形式写入到所述运算电路的两个RRAM中，再通过外围电路得到输出逻辑值。利用该运算电路能够在区分RRAM阻态的情况下，正确完成各种运算功能。

公开(公告)号：CN113437964A

公开(公告)日：2021-09-24

申请号：CN202110648160.7

申请日：2021-06-10

Applicant: 安徽大学

Inventor： 蔺智挺 ,  叶茂希 ,  彭春雨 ,  吴秀龙 ,  卢文娟 ,  赵强 ,  陈军宁

IPC: H03K19/20 ,  G11C13/00

Abstract: 本发明公开了一种由RRAM构成的可阻态区分且可重构的运算电路，包括3个NMOS晶体管；2个PMOS晶体管；以及两个电阻式随机存储器RRAM。2个NMOS晶体管和2个PMOS晶体管构成两个传输门结构，1个NMOS晶体管控制外围信号线是否作用到RRAM；RRAM0和RRAM1的顶部电极均连接到NMOS晶体管M2，RRAM0的底部电极连接到PMOS晶体管M0和NMOS晶体管M1，RRAM1的底部电极连接到NMOS晶体管M3和PMOS晶体管M4；根据所要实现的功能将需要计算的输入逻辑值以阻态的形式写入到所述运算电路的两个RRAM中，再通过外围电路得到输出逻辑值。利用该运算电路能够在区分RRAM阻态的情况下，正确完成各种运算功能。