一种具有宽带和高线性度的MOS开关电路

    公开(公告)号:CN102025358B

    公开(公告)日:2012-05-09

    申请号:CN200910195740.4

    申请日:2009-09-16

    Applicant: 复旦大学

    Abstract: 本发明属于集成电路技术领域,具体为一种具有宽带和高线性度的MOS开关电路。该电路由MOS开关为主体,通过栅压自举电路稳定开关管栅源电压;通过隔离衬底,并使之在开关导通时跟随输入信号以消除衬偏效应和开关源漏寄生结电容;通过预充电-悬浮结构消除衬底-隔离阱之间寄生结电容的影响。通过上述三方面的作用消除的普通MOS开关产生非线性的主要非理想因素,提高开关管在高中低频输入信号下的线性度。

    用于模数/数模转换器的低抖动时钟缓冲器

    公开(公告)号:CN101841333A

    公开(公告)日:2010-09-22

    申请号:CN200910047728.9

    申请日:2009-03-18

    Applicant: 复旦大学

    Inventor: 任俊彦 程龙 罗磊

    Abstract: 本发明属集成电路技术领域,涉及模数转换器和数模转换器集成电路技术,尤其涉及一种低抖动时钟缓冲器。该电路由三级差分放大器组成,前两级采用准无穷负载差分放大器,第三级采用双端转单端差分放大器。通过小信号分析模型,合理设计放大器的增益和负载电容的大小,能够使得输出时钟沿陡峭,输出噪声小,较好的实现低抖动的要求。相对与传统结构的时钟缓冲器,具有低抖动、低功耗和易于CMOS工艺实现等优点。本发明的电路对于提高模数转换器和数模转换器的信噪比有重要的实用价值。

    用于数模转换器的降低电压摆幅驱动器

    公开(公告)号:CN102013887B

    公开(公告)日:2012-05-23

    申请号:CN200910195209.7

    申请日:2009-09-04

    Applicant: 复旦大学

    Abstract: 本发明属数模转换器集成电路技术领域,涉及一种降低电压摆幅驱动器。本发明利用电容分压原理,降低输出电压的摆幅,通过调节电容比值来改变摆幅的大小。本发明应用在数模转换器中,位置在锁存器和电流开关之间,能降低摆幅,减小信号串通对差分电流开关的共源点和差分输出的影响,同时能够调节差分信号的交叉点的位置,避免差分电流开关同时处在关断的状态,明显提高了数模转换器的动态性能。本发明结构简单,易于实现,而且低功耗,适合于高速数模转换器。

    一种具有宽带和高线性度的MOS开关电路

    公开(公告)号:CN102025358A

    公开(公告)日:2011-04-20

    申请号:CN200910195740.4

    申请日:2009-09-16

    Applicant: 复旦大学

    Abstract: 本发明属于集成电路技术领域,具体为一种具有宽带和高线性度的MOS开关电路。该电路由MOS开关为主体,通过栅压自举电路稳定开关管栅源电压;通过隔离衬底,并使之在开关导通时跟随输入信号以消除衬偏效应和开关源漏寄生结电容;通过预充电-悬浮结构消除衬底-隔离阱之间寄生结电容的影响。通过上述三方面的作用消除的普通MOS开关产生非线性的主要非理想因素,提高开关管在高中低频输入信号下的线性度。

    用于数模转换器的降低电压摆幅驱动器

    公开(公告)号:CN102013887A

    公开(公告)日:2011-04-13

    申请号:CN200910195209.7

    申请日:2009-09-04

    Applicant: 复旦大学

    Abstract: 本发明属数模转换器集成电路技术领域,涉及一种降低电压摆幅驱动器。本发明利用电容分压原理,降低输出电压的摆幅,通过调节电容比值来改变摆幅的大小。本发明应用在数模转换器中,位置在锁存器和电流开关之间,能降低摆幅,减小信号串通对差分电流开关的共源点和差分输出的影响,同时能够调节差分信号的交叉点的位置,避免差分电流开关同时处在关断的状态,明显提高了数模转换器的动态性能。本发明结构简单,易于实现,而且低功耗,适合于高速数模转换器。

    用于模数/数模转换器的低抖动时钟缓冲器

    公开(公告)号:CN101841333B

    公开(公告)日:2012-06-06

    申请号:CN200910047728.9

    申请日:2009-03-18

    Applicant: 复旦大学

    Inventor: 任俊彦 程龙 罗磊

    Abstract: 本发明属集成电路技术领域,涉及模数转换器和数模转换器集成电路技术,尤其涉及一种低抖动时钟缓冲器。该电路由三级差分放大器组成,前两级采用准无穷负载差分放大器,第三级采用双端转单端差分放大器。通过小信号分析模型,合理设计放大器的增益和负载电容的大小,能够使得输出时钟沿陡峭,输出噪声小,较好的实现低抖动的要求。相对与传统结构的时钟缓冲器,具有低抖动、低功耗和易于CMOS工艺实现等优点。本发明的电路对于提高模数转换器和数模转换器的信噪比有重要的实用价值。

    一种数字后台校准电路
    7.
    发明授权

    公开(公告)号:CN102025373B

    公开(公告)日:2012-06-13

    申请号:CN200910195739.1

    申请日:2009-09-16

    Applicant: 复旦大学

    Abstract: 本发明公开了一种应用于高速、高精度流水线型模数转换器的数字后台校准电路。数字后台校准电路包含伪随机数产生器、加入校准功能的流水线级以及数字后台校准引擎。在传统的流水线型模数转换器结构的基础上,本发明的电路修改了第一、二级流水线级电路以实现随机信号的注入,并利用数字后台校准引擎对随机信号进行相关以实现误差信息的实时提取和补偿,从而解决传统流水线型模数转换器电容失配、运放增益有限性等非理性因素对模数转换器转换精度的影响。采用本发明技术能够降低模拟电路的设计难度并保证系统的性能,同时由于算法简单,实现的复杂度低,从而可以有效地减少芯片面积、降低系统功耗,尤其适用于高速系统的运用。

    一种数字后台校准电路
    8.
    发明公开

    公开(公告)号:CN102025373A

    公开(公告)日:2011-04-20

    申请号:CN200910195739.1

    申请日:2009-09-16

    Applicant: 复旦大学

    Abstract: 本发明公开了一种应用于高速、高精度流水线型模数转换器的数字后台校准电路。数字后台校准电路包含伪随机数产生器、加入校准功能的流水线级以及数字后台校准引擎。在传统的流水线型模数转换器结构的基础上,本发明的电路修改了第一、二级流水线级电路以实现随机信号的注入,并利用数字后台校准引擎对随机信号进行相关以实现误差信息的实时提取和补偿,从而解决传统流水线型模数转换器电容失配、运放增益有限性等非理性因素对模数转换器转换精度的影响。采用本发明技术能够降低模拟电路的设计难度并保证系统的性能,同时由于算法简单,实现的复杂度低,从而可以有效地减少芯片面积、降低系统功耗,尤其适用于高速系统的运用。

    一种盖玻片加盖装置
    9.
    实用新型

    公开(公告)号:CN222592774U

    公开(公告)日:2025-03-11

    申请号:CN202421265445.8

    申请日:2024-06-04

    Abstract: 本实用新型涉及医疗用具领域,具体涉及一种盖玻片加盖装置,工作台上设有传送带,驱动盒上安装有由动力装置驱动升降的悬臂,悬臂的一端安装有盖玻片吸取装置,两个支撑板之间滑动安装有承载板,承载板的顶部安装有盖玻片放置盒,两个支撑滚筒之间张紧套设有驱动带,承载板上固定安装有延伸板,延伸板与驱动带固定连接;当盖玻片吸取装置吸附盖玻片后,可通过驱动带顺时针转动带动承载板及盖玻片放置盒向右偏离盖玻片吸取装置的下方,同时通过传送带将载玻片传送至盖玻片吸取装置的下方,从而提高盖玻片加盖的效率。

Patent Agency Ranking