-
公开(公告)号：CN101004710A
公开(公告)日：2007-07-25
申请号：CN200610106290.3
申请日：2006-07-19
Applicant: 国际商业机器公司
IPC: G06F12/08
CPC classification number: G06F12/0831
Abstract: 一种高速缓存一致数据处理系统，所述系统包括至少第一和第二一致性域。在所述数据处理系统的所述第一一致性域内的第一高速缓冲存储器中，将存储器块保存在与地址标记和一致性状态字段关联的存储位置中。判定分配有与所述存储器块关联的地址的主系统存储器是否在所述第一一致性域内。如果否，则将所述一致性状态字段设置为指示以下项的一致性状态：所述地址标记有效，所述存储位置不包含有效数据，所述第一一致性域不包含所述主系统存储器，以及在形成所述一致性状态后，所述存储器块被缓存在所述第一一致性域之外。
-
公开(公告)号：CN104731758B
公开(公告)日：2017-12-01
申请号：CN201410699712.7
申请日：2014-11-27
Applicant: 国际商业机器公司
IPC: G06F15/173 , G06F15/167
CPC classification number: G06F13/4031 , G06F13/362 , Y02D10/14 , Y02D10/151
Abstract: 本发明涉及一种用于在多处理器数据处理中通信的系统和方法。一个或多个系统、设备、方法和/或过程可以经由互连从处理节点接收消息，并且基于消息的第一部分的优先级或者基于消息的第二部分的到期时间，消息的所述第一部分可以取代消息的所述第二部分。在一个实例中，可以经由所述互连的结构控制器(FBC)的缓冲器存储消息的所述第二部分，并且与高于消息的所述第二部分的优先级关联的消息的所述第一部分可以在所述缓冲器中取代消息的所述第二部分。消息的所述第二部分可以包括推测命令。在另一个实例中，可以经由所述缓冲器存储消息的所述第二部分，并且与到期时间关联的消息的所述第二部分可以基于所述到期时间而取代消息的所述第二部分。
-
公开(公告)号：CN103988171B
公开(公告)日：2016-10-12
申请号：CN201280061198.3
申请日：2012-11-21
Applicant: 国际商业机器公司
IPC: G06F7/76
CPC classification number: G06F7/483 , G06F2207/382
Abstract: 提供用于在数据处理系统中执行浮点算术运算的机制。接收浮点算术运算的多个浮点操作数，并且对多个浮点操作数中的至少一个浮点操作数的尾数中的位进行移位。尾数中被移位到至少一个浮点操作数的尾数的位范围以外的一个或者多个位被存储，并且基于所存储的、该尾数中被移位到至少一个浮点操作数的尾数的位范围以外的一个或者多个位生成矢量值。基于矢量值和多个浮点操作数生成用于浮点算术运算的结果值。
-
公开(公告)号：CN104731758A
公开(公告)日：2015-06-24
申请号：CN201410699712.7
申请日：2014-11-27
Applicant: 国际商业机器公司
IPC: G06F15/173 , G06F15/167
CPC classification number: G06F13/4031 , G06F13/362 , Y02D10/14 , Y02D10/151
Abstract: 本发明涉及一种用于在多处理器数据处理中通信的系统和方法。一个或多个系统、设备、方法和/或过程可以经由互连从处理节点接收消息，并且基于消息的第一部分的优先级或者基于消息的第二部分的到期时间，消息的所述第一部分可以取代消息的所述第二部分。在一个实例中，可以经由所述互连的结构控制器(FBC)的缓冲器存储消息的所述第二部分，并且与高于消息的所述第二部分的优先级关联的消息的所述第一部分可以在所述缓冲器中取代消息的所述第二部分。消息的所述第二部分可以包括推测命令。在另一个实例中，可以经由所述缓冲器存储消息的所述第二部分，并且与到期时间关联的消息的所述第二部分可以基于所述到期时间而取代消息的所述第二部分。
-
公开(公告)号：CN101055557A
公开(公告)日：2007-10-17
申请号：CN200710091163.5
申请日：2007-04-11
Applicant: 国际商业机器公司
IPC: G06F15/163
CPC classification number: G06F12/0831 , G06F12/0897 , G06F12/1458
Abstract: 一种包括多个处理单元的数据处理系统，通过所述多个处理单元中的中间处理单元来传输所述处理单元中的多个不同处理单元间的通信中的至少一些通信。所述通信包括具有请求和代表对该请求的系统响应的组合响应的操作。每个中间处理单元至少包括：一个或多个发起第一操作的主机；至少接收由多个处理单元中的至少一个其他处理单元发起的第二操作的窥探器；存储由该处理单元中的一个或多个主机发起的第一操作的主机标签的物理队列；以及将票号分配给在中间处理单元处观察到的第二操作的票分配机制，所述票号指示相对于由中间处理单元观察到的其他第二操作的观察顺序。所述票分配机制将分配给操作的票号提供给窥探器以便与操作的组合响应一起处理。
-
Patent Agency Ranking
公开(公告)号：CN104731757B
公开(公告)日：2017-09-29
申请号：CN201410699603.5
申请日：2014-11-27
Applicant: 国际商业机器公司
Inventor： P·A·冈菲尔德 , G·L·格思里 , J·T·小霍拉瓦伊 , D·J·克洛拉克 , C·F·马里诺 , P·S·雷迪 , M·S·西格尔 , W·J·斯塔克 , J·A·施蒂切利
IPC: G06F15/173
CPC classification number: G06F13/36 , G01R31/08 , G06F3/00 , G06F13/4068 , Y02D10/14 , Y02D10/151
Abstract: 本发明涉及一种用于基于已删除命令确定命令速率的系统和方法。在一个或多个实施例中，所描述的一个或多个系统、设备、方法和/或过程可以：经由互连将速率主节点命令发送到多个处理节点中的至少一个；确定接收到与所述速率主节点命令关联的指示已删除命令的消息；确定与已删除命令关联的计数满足阈值；以及响应于确定所述计数满足所述阈值，经由所述互连向所述处理节点提供指示命令速率的信号。此外，可以响应于确定接收到所述消息，递增所述计数。多个处理节点中的所述至少一个可以经由所述互连接收指示所述命令速率的所述信号，并且可以在经由所述互连发出推测命令中使用所述命令速率。
-
公开(公告)号：CN100592269C
公开(公告)日：2010-02-24
申请号：CN200710141853.7
申请日：2007-08-14
Applicant: 国际商业机器公司
IPC: G06F12/08
CPC classification number: G06F12/0862
Abstract: 一种用于预测性选择预取操作的范围的数据处理系统包括：至少第一和第二一致性域，所述至少第一和第二一致性域的每个包含至少一个处理单元；耦合所述第一和第二一致性域的互连结构；以及所述第一一致性域中的高速缓冲存储器。所述高速缓冲存储器包括数据阵列、所述数据阵列的内容的高速缓存目录以及包括预取预测器的高速缓存控制器。所述预取预测器确定对于具有第一目标地址的第一预取操作在所述互连结构上的广播的预测范围，所述确定基于具有不同的第二目标地址的之前的第二预取操作的范围。所述高速缓存控制器以所述预测范围在所述互连结构上发出所述第一预取操作。
-
公开(公告)号：CN100428195C
公开(公告)日：2008-10-22
申请号：CN200610067450.8
申请日：2006-03-27
Applicant: 国际商业机器公司
IPC: G06F12/08
CPC classification number: G06F12/0811 , G06F12/0815 , G06F12/0831
Abstract: 为改进高速缓存一致数据处理系统的性能，提出了一种数据处理方法和系统。响应于主机接收到指示目标地址的存储器访问请求，其访问高速缓存层次结构的高级高速缓存的第一高速缓存目录。响应于目标地址在第一高速缓存目录中被与具有有效地址标记和第一无效一致性状态的表项关联，主机在互连结构上发出指定了目标地址的请求，而不考虑高速缓存层次结构的低级高速缓存的第二高速缓存目录中与目标地址关联的一致性状态。响应于目标地址具有相对于第一高速缓存目录的第二无效一致性状态，主机在确定了高速缓存层次结构的低级高速缓存的第二高速缓存目录中与目标地址关联的一致性状态后，在互连结构上发出指定了目标地址的请求，从而减少了访问等待时间。
-
公开(公告)号：CN101127008A
公开(公告)日：2008-02-20
申请号：CN200710141853.7
申请日：2007-08-14
Applicant: 国际商业机器公司
IPC: G06F12/08
CPC classification number: G06F12/0862
Abstract: 一种用于预测性选择预取操作的范围的数据处理系统包括：至少第一和第二一致性域，所述至少第一和第二一致性域的每个包含至少一个处理单元；耦合所述第一和第二一致性域的互连结构；以及所述第一一致性域中的高速缓冲存储器。所述高速缓冲存储器包括数据阵列、所述数据阵列的内容的高速缓存目录以及包括预取预测器的高速缓存控制器。所述预取预测器确定对于具有第一目标地址的第一预取操作在所述互连结构上的广播的预测范围，所述确定基于具有不同的第二目标地址的之前的第二预取操作的范围。所述高速缓存控制器以所述预测范围在所述互连结构上发出所述第一预取操作。
-
公开(公告)号：CN103838567B
公开(公告)日：2017-05-31
申请号：CN201310594979.5
申请日：2013-11-21
Applicant: 国际商业机器公司
IPC: G06F9/44 , G06F12/0806 , G06F12/0815
CPC classification number: G06F12/0815 , G06F3/122 , G06F12/0284 , G06F12/0638 , G06F12/082 , G06F12/0831 , G06F12/1416 , G06F13/1615
Abstract: 主要一致系统内的一致附接处理器代理（CAPP）代表附接处理器（AP）参与主要一致系统的系统构造上的操作，该AP在主要一致系统的外部，并且耦接至CAPP。操作包括与CAPP通信的、包括请求和至少一个一致性消息的多个组件。CAPP通过参考可以重新编程的CAPP内的至少一个可编程数据结构来确定操作的组件中的一个或多个组件。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.025 seconds)
