公开(公告)号：CN103855090A

公开(公告)日：2014-06-11

申请号：CN201310612879.0

申请日：2013-11-27

Applicant: 国际商业机器公司

Inventor： J·B·常 ,  P·常 ,  A·马宗达 ,  J·W·斯雷特

IPC: H01L21/8234 ,  H01L21/28 ,  H01L27/088 ,  H01L29/06 ,  H01L29/423

CPC classification number: H01L29/0673 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/823807 ,  H01L27/092 ,  H01L29/42376 ,  H01L29/42392 ,  H01L29/66469 ,  H01L29/775 ,  H01L29/78696 ,  Y10S977/762 ,  H01L21/8232 ,  H01L27/088

Abstract: 本发明涉及半导体结构及其形成方法。形成第一和第二半导体材料的交替叠层。在所述交替叠层上形成限定鳍片的掩模结构。随后形成平面化电介质层以及其中的第一和第二栅极腔。通过采用所述平面化层和所述限定鳍片的掩模结构作为蚀刻掩模蚀刻所述交替叠层，向下延伸所述第一和第二栅极腔。各向同性蚀刻所述第二半导体材料以横向扩展所述第一栅极腔并且形成包括所述第一半导体材料的第一半导体纳米线阵列，并且各向同性蚀刻所述第一半导体材料以横向扩展所述第二栅极腔并且形成包括所述第二半导体材料的第二半导体纳米线阵列。用替代栅结构填充所述第一和第二栅极腔。每个替代栅结构可以横向包围二维半导体纳米线阵列。

公开(公告)号：CN102844870B

公开(公告)日：2016-02-17

申请号：CN201180018658.X

申请日：2011-03-22

Applicant: 国际商业机器公司

Inventor： S·邦萨伦提普 ,  G·科恩 ,  A·马宗达 ,  J·W·斯雷特

IPC: H01L29/775

CPC classification number: H03K19/20 ,  B82Y10/00 ,  G11C11/412 ,  G11C11/54 ,  H01L27/092 ,  H01L27/11 ,  H01L27/1104 ,  H01L27/12 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/775 ,  H01L29/78696

Abstract: 一种反向器器件，包括第一纳米线，其连接至电压源节点与接地节点；第一p型场效晶体管(pFET)器件，其具有设置在所述第一纳米线上的栅极；以及第一n型场效晶体管(nFET)器件，其具有设置在所述第一纳米线上的栅极。

公开(公告)号：CN104051536A

公开(公告)日：2014-09-17

申请号：CN201410087002.9

申请日：2014-03-11

Applicant: 国际商业机器公司

Inventor： A·巴苏 ,  郑政玮 ,  A·马宗达 ,  R·M·马丁 ,  U·拉纳 ,  D·K·萨达那 ,  徐崑庭 ,  孙艳宁

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/785 ,  H01L29/66795

Abstract: 本发明涉及硅衬底上的III-V鳍片FET。一种用于形成鳍片场效应晶体管的方法，包括：在硅衬底上形成电介质层；在所述电介质层中向下至所述衬底形成高纵横比沟槽，所述高纵横比包括大于约1:1的高度对宽度比；以及使用纵横比捕获工艺在所述沟槽中外延生长不含硅半导体材料以形成鳍片。蚀刻所述一个或多个电介质层以暴露所述鳍片的一部分。在所述鳍片的所述部分上外延生长阻挡层，并且在所述鳍片上形成栅极叠层。在所述栅极叠层和所述鳍片的所述部分周围形成间隔物。将掺杂剂注入到所述鳍片的所述部分中。使用不含硅半导体材料在所述鳍片上生长源区和漏区。

公开(公告)号：CN101908561A

公开(公告)日：2010-12-08

申请号：CN201010192411.7

申请日：2010-05-27

Applicant: 国际商业机器公司

Inventor： S·J·克斯特 ,  A·马宗达 ,  蔡劲

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/088 ,  H01L21/336

CPC classification number: H01L29/0847 ,  H01L29/41733 ,  H01L29/66659 ,  H01L29/7835 ,  H01L29/78612 ,  H01L29/78621

Abstract: 本发明涉及半导体器件以及制造半导体器件的方法。公开了一种半导体器件，其包括绝缘体上半导体衬底，所述绝缘体上半导体衬底包括掩埋的绝缘体层和上覆的半导体层。源极扩展区和漏极扩展区被形成在所述半导体层中。深漏极区和深源极区被形成在所述半导体层中。漏极金属-半导体合金接触位于所述深漏极区的上部上且端接所述漏极扩展区。源极金属-半导体合金接触端接所述源极扩展区。所述深源极区位于所述源极合金接触的第一部分之下且与其接触。所述深源极区不位于所述源极合金接触的第二部分之下且不与其接触，从而所述源极合金接触的所述第二部分是直接接触所述半导体层的内部体接触。

公开(公告)号：CN103199115B

公开(公告)日：2016-01-20

申请号：CN201310002191.0

申请日：2013-01-04

Applicant: 国际商业机器公司

Inventor： S·邦萨伦提普 ,  G·M·科昂 ,  A·马宗达 ,  J·W·斯雷特

IPC: H01L29/788 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: G11C11/5671 ,  H01L21/28273 ,  H01L29/0673 ,  H01L29/42332 ,  H01L29/42336 ,  H01L29/66825 ,  H01L29/7881

Abstract: 本发明涉及浮栅晶体管、存储单元以及制造器件的方法。所述浮栅晶体管包括基本上为圆柱形形式的一条或多条栅控线。所述浮栅晶体管包括至少部分地覆盖所述栅控线的第一栅极介电层。所述浮栅晶体管还包括间断地设置在所述第一栅极介电层上的多个栅极晶体。所述浮栅晶体管还包括覆盖所述多个栅极晶体和所述第一栅极介电层的第二栅极介电层。

公开(公告)号：CN104025270A

公开(公告)日：2014-09-03

申请号：CN201280065693.1

申请日：2012-12-13

Applicant: 国际商业机器公司

Inventor： S·邦萨伦提普 ,  G·科恩 ,  A·马宗达 ,  J·W·斯雷特

IPC: H01L21/336

CPC classification number: H01L29/42392 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/0673 ,  H01L29/068 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/78696

Abstract: 一种用于形成纳米线场效应晶体管(FET)器件的方法，所述方法包括在衬底之上形成纳米线，在所述纳米线的一部分的周围形成衬里材料，在所述衬里材料上形成盖帽层，邻近所述盖帽层的侧壁并在所述纳米线的部分的周围形成第一间隔物，在所述盖帽层和所述第一间隔物上形成硬掩模层，去除所述纳米线的暴露部分以形成部分地由栅极材料限定的第一腔，在所述第一腔中的所述纳米线的暴露截面上外延生长半导体材料，去除所述硬掩模层和所述盖帽层，在所述第一腔中的外延生长的所述半导体材料的周围形成第二盖帽层以限定沟道区，以及形成与所述沟道区相接触的源极区和漏极区。

公开(公告)号：CN104025270B

公开(公告)日：2017-05-03

申请号：CN201280065693.1

申请日：2012-12-13

Applicant: 国际商业机器公司

Inventor： S·邦萨伦提普 ,  G·科恩 ,  A·马宗达 ,  J·W·斯雷特

IPC: H01L21/336

CPC classification number: H01L29/42392 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/0673 ,  H01L29/068 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/78696

Abstract: 一种用于形成纳米线场效应晶体管(FET)器件的方法，所述方法包括在衬底之上形成纳米线，在所述纳米线的一部分的周围形成衬里材料，在所述衬里材料上形成盖帽层，邻近所述盖帽层的侧壁并在所述纳米线的部分的周围形成第一间隔物，在所述盖帽层和所述第一间隔物上形成硬掩模层，去除所述纳米线的暴露部分以形成部分地由栅极材料限定的第一腔，在所述第一腔中的所述纳米线的暴露截面上外延生长半导体材料，去除所述硬掩模层和所述盖帽层，在所述第一腔中的外延生长的所述半导体材料的周围形成第二盖帽层以限定沟道区，以及形成与所述沟道区相接触的源极区和漏极区。

公开(公告)号：CN103972235B

公开(公告)日：2016-11-30

申请号：CN201410030960.2

申请日：2014-01-22

Applicant: 国际商业机器公司

Inventor： S·邦萨伦提普 ,  A·马宗达 ,  J·W·斯雷特

IPC: H01L27/08 ,  H01L21/265 ,  H01L29/94

Abstract: 本发明涉及电子器件及其形成方法。一种制造电子器件的方法包括如下步骤。在SOI晶片的SOI层中蚀刻至少一个第一组纳米线和衬垫以及至少一个第二组纳米线和衬垫。形成第一栅极叠层，其包围用作电容器器件的沟道区的所述第一组纳米线中每一条纳米线的至少一部分。形成第二栅极叠层，其包围用作FET器件的沟道区的所述第二组纳米线中每一条纳米线的至少一部分。选择性地掺杂所述FET器件的源极区和漏极区。在所述电容器器件的所述源极区和漏极区上形成第一硅化物，该第一硅化物至少延伸到所述第一栅极叠层的边缘。在所述FET器件的所述源极区和漏极区上形成第二硅化物。

公开(公告)号：CN103855031A

公开(公告)日：2014-06-11

申请号：CN201310625869.0

申请日：2013-11-28

Applicant: 国际商业机器公司

Inventor： A·巴苏 ,  J·B·常 ,  M·A·古罗恩 ,  A·马宗达

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L21/76 ,  B82Y40/00 ,  H01L21/76264 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/78696

Abstract: 本发明涉及半导体结构及其形成方法。在单晶掩埋绝缘体层上形成单晶半导体鳍片。在形成跨骑所述单晶半导体鳍片的栅极电极之后，可以用在单晶掩埋绝缘体层上生长的半导体材料进行选择性外延以形成连续半导体材料部分。所述连续半导体材料部分中的沉积的半导体材料的厚度可以被选择为使得，所述沉积的半导体材料部分的侧壁不合并，而是通过直接在所述单晶掩埋绝缘体层的水平表面上生长的沉积的半导体材料的水平部分导电地彼此连接。通过所述连续半导体材料部分和圆柱形接触过孔结构，可以提供鳍片场效应晶体管的接触电阻和寄生电容的同时减小。

公开(公告)号：CN101908561B

公开(公告)日：2013-03-13

申请号：CN201010192411.7

申请日：2010-05-27

Applicant: 国际商业机器公司

Inventor： S·J·克斯特 ,  A·马宗达 ,  蔡劲

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/088 ,  H01L21/336

CPC classification number: H01L29/0847 ,  H01L29/41733 ,  H01L29/66659 ,  H01L29/7835 ,  H01L29/78612 ,  H01L29/78621

Abstract: 本发明涉及半导体器件以及制造半导体器件的方法。公开了一种半导体器件，其包括绝缘体上半导体衬底，所述绝缘体上半导体衬底包括掩埋的绝缘体层和上覆的半导体层。源极扩展区和漏极扩展区被形成在所述半导体层中。深漏极区和深源极区被形成在所述半导体层中。漏极金属-半导体合金接触位于所述深漏极区的上部上且端接所述漏极扩展区。源极金属-半导体合金接触端接所述源极扩展区。所述深源极区位于所述源极合金接触的第一部分之下且与其接触。所述深源极区不位于所述源极合金接触的第二部分之下且不与其接触，从而所述源极合金接触的所述第二部分是直接接触所述半导体层的内部体接触。