时钟生成电路及其方法
    1.
    发明公开

    公开(公告)号:CN1790915A

    公开(公告)日:2006-06-21

    申请号:CN200510119427.4

    申请日:2005-11-11

    CPC classification number: G06F1/06

    Abstract: 本发明的目的是生成具有在第一分频时钟信号的频率fref/A和第二分频时钟信号的频率fref/(A+1)间的频率freq的输出时钟信号。时钟分频电路(12)有选择地生成分频时钟信号CLK1,CLK2。离散值校正电路(14)控制时钟分频电路(12),以便如果C<D,将生成时钟信号CLK2一次和时钟信号CLK1(Q-1)次的过程重复C次,然后,生成时钟信号CLK1 R次,以及如果C>D,将生成时钟信号CLK1一次和时钟信号CLK2(Q-1)次的过程重复D次,然后生成时钟信号CLK2 R次。A,B和C是满足freq=fref/(A+C/B)的自然数。在D=B-C中,如果C<D,Q是B/C的商,或如果C>D,Q是B/D的商。

    半导体集成电路装置和包括该装置的内部功率控制系统

    公开(公告)号:CN101197367B

    公开(公告)日:2010-06-02

    申请号:CN200710186607.3

    申请日:2007-11-14

    Inventor: 松濑秀作

    CPC classification number: G06F17/5063

    Abstract: 本发明提供一种半导体集成电路装置以及包括该装置的内部功率控制系统。该装置不但能够在出现因制造工艺中的差异或者各种因素引起的性能初始改变时对将要提供至内部电路的功率电压动态地执行适当调节,而且在出现时间消逝的改变时也动态地执行适当调节。该装置包括:半导体衬底;振荡器,形成在半导体衬底上并用于输出具有取决于制造工艺的频率的监测时钟信号;内部电路,形成在半导体衬底上;频率比较电路,用于将监测时钟信号与具有预定频率的参考时钟信号进行比较,并用于输出与监测时钟信号频率和参考时钟信号频率之间的差值对应的差分信号;内部电源电路,用于为内部电路提供与频率比较电路输出的差分信号对应的内部功率电压。

    时钟生成电路及其方法
    3.
    发明授权

    公开(公告)号:CN1790915B

    公开(公告)日:2010-05-05

    申请号:CN200510119427.4

    申请日:2005-11-11

    CPC classification number: G06F1/06

    Abstract: 本发明的目的是生成具有在第一分频时钟信号的频率fref/A和第二分频时钟信号的频率fref/(A+1)间的频率freq的输出时钟信号。时钟分频电路(12)有选择地生成分频时钟信号CLK1,CLK2。离散值校正电路(14)控制时钟分频电路(12),以便如果C<D,将生成时钟信号CLK2一次和时钟信号CLK1(Q-1)次的过程重复C次,然后,生成时钟信号CLK1 R次,以及如果C>D,将生成时钟信号CLK1一次和时钟信号CLK2(Q-1)次的过程重复D次,然后生成时钟信号CLK2 R次。A,B和C是满足freq=fref/(A+C/B)的自然数。在D=B-C中,如果C<D,Q是B/C的商,或如果C>D,Q是B/D的商。

    半导体集成电路装置和包括该装置的内部功率控制系统

    公开(公告)号:CN101197367A

    公开(公告)日:2008-06-11

    申请号:CN200710186607.3

    申请日:2007-11-14

    Inventor: 松濑秀作

    CPC classification number: G06F17/5063

    Abstract: 本发明提供一种半导体集成电路装置以及包括该装置的内部功率控制系统。该装置不但能够在出现因制造工艺中的差异或者各种因素引起的性能初始改变时对将要提供至内部电路的功率电压动态地执行适当调节,而且在出现时间消逝的改变时也动态地执行适当调节。该装置包括:半导体衬底;振荡器,形成在半导体衬底上并用于输出具有取决于制造工艺的频率的监测时钟信号;内部电路,形成在半导体衬底上;频率比较电路,用于将监测时钟信号与具有预定频率的参考时钟信号进行比较,并用于输出与监测时钟信号频率和参考时钟信号频率之间的差值对应的差分信号;内部电源电路,用于为内部电路提供与频率比较电路输出的差分信号对应的内部功率电压。

Patent Agency Ranking