公开(公告)号：CN102799698A

公开(公告)日：2012-11-28

申请号：CN201110138733.8

申请日：2011-05-26

Applicant: 国际商业机器公司

Inventor： 浦索明 ,  葛亮 ,  徐晨 ,  于渤

IPC: G06F17/50

Abstract: 本发明公开了一种用于专用集成电路的时钟树规划的方法和系统，该方法包括：确定该专用集成电路的网表和时序约束文件；根据网表中时序器件的连接关系和时序约束文件中时序器件的时序约束关系，为网表中的时序器件生成时序器件无向图；根据时序器件无向图为网表中的时序器件分组，使得一组中的时序器件与另一组中的时序器件之间没有时序约束关系。使用该方法改进的专用集成电路设计方法将设计流程从周为单位减少到天，设计人员能够迅速规划时钟树，因此减少了设计时间，提高了设计效率。

公开(公告)号：CN105760560B

公开(公告)日：2019-05-07

申请号：CN201410785608.X

申请日：2014-12-17

Applicant: 国际商业机器公司

Inventor： 汤晓峰 ,  浦索明 ,  于渤 ,  李侠

IPC: G06F17/50

Abstract: 本发明公开了用于优化集成电路噪声性能的方法和设备。所述方法用于将目标布线布置在目标区域，该方法包括：对于目标布线中的每一条布线，获取其针对目标布线中的每一条其他布线的信号跳变间隔，其中一条布线针对另一条布线的信号跳变间隔是所述一条布线发生信号跳变后，到所述另一条布线上发生信号跳变之间的时间间隔；根据所述信号跳变间隔计算对应的时间影响因子，其中所述时间影响因子是所述信号跳变间隔的减函数；和根据所述时间影响因子将所述目标布线布置在目标区域。采用根据本发明实施例的技术方案，可以减轻布线间的耦合噪声。

公开(公告)号：CN105760560A

公开(公告)日：2016-07-13

申请号：CN201410785608.X

申请日：2014-12-17

Applicant: 国际商业机器公司

Inventor： 汤晓峰 ,  浦索明 ,  于渤 ,  李侠

IPC: G06F17/50

CPC classification number: G06F17/5081 ,  G06F17/5077 ,  G06F2217/82

Abstract: 本发明公开了用于优化集成电路噪声性能的方法和设备。所述方法用于将目标布线布置在目标区域，该方法包括：对于目标布线中的每一条布线，获取其针对目标布线中的每一条其他布线的信号跳变间隔，其中一条布线针对另一条布线的信号跳变间隔是所述一条布线发生信号跳变后，到所述另一条布线上发生信号跳变之间的时间间隔；根据所述信号跳变间隔计算对应的时间影响因子，其中所述时间影响因子是所述信号跳变间隔的减函数；和根据所述时间影响因子将所述目标布线布置在目标区域。采用根据本发明实施例的技术方案，可以减轻布线间的耦合噪声。

公开(公告)号：CN102799698B

公开(公告)日：2014-07-23

申请号：CN201110138733.8

申请日：2011-05-26

Applicant: 国际商业机器公司

Inventor： 浦索明 ,  葛亮 ,  徐晨 ,  于渤

IPC: G06F17/50

Abstract: 本发明公开了一种用于专用集成电路的时钟树规划的方法和系统，该方法包括：确定该专用集成电路的网表和时序约束文件；根据网表中时序器件的连接关系和时序约束文件中时序器件的时序约束关系，为网表中的时序器件生成时序器件无向图；根据时序器件无向图为网表中的时序器件分组，使得一组中的时序器件与另一组中的时序器件之间没有时序约束关系。使用该方法改进的专用集成电路设计方法将设计流程从周为单位减少到天，设计人员能够迅速规划时钟树，因此减少了设计时间，提高了设计效率。

公开(公告)号：CN102385648A

公开(公告)日：2012-03-21

申请号：CN201010273547.0

申请日：2010-08-31

Applicant: 国际商业机器公司

Inventor： 浦索明 ,  于渤 ,  葛亮 ,  李侠

IPC: G06F17/50

Abstract: 发明公开了一种芯片设计中减少拥塞的方法和系统，其中方法包括：搜索步骤，从网表中搜索出拥塞区域中至少一个容易造成拥塞的器件，为该拥塞区域的特征器件；获得步骤，根据该拥塞区域搜索出的至少一个特征器件，该网表中器件的连接关系，获得该拥塞区域中包含上述搜索出的特征器件的可被替换逻辑结构；以及替换步骤，使用相同逻辑功能但是不会造成拥塞的逻辑结构替换上述可被替换逻辑结构。该方法和系统减少了集成电路中的拥塞，并且减少了集成电路设计的迭代过程，最大程度的降低拥塞过程中对设计进度的影响。

公开(公告)号：CN102385648B

公开(公告)日：2014-10-08

申请号：CN201010273547.0

申请日：2010-08-31

Applicant: 国际商业机器公司

Inventor： 浦索明 ,  于渤 ,  葛亮 ,  李侠

IPC: G06F17/50

Abstract: 发明公开了一种芯片设计中减少拥塞的方法和系统，其中方法包括：搜索步骤，从网表中搜索出拥塞区域中至少一个容易造成拥塞的器件，为该拥塞区域的特征器件；获得步骤，根据该拥塞区域搜索出的至少一个特征器件，该网表中器件的连接关系，获得该拥塞区域中包含上述搜索出的特征器件的可被替换逻辑结构；以及替换步骤，使用相同逻辑功能但是不会造成拥塞的逻辑结构替换上述可被替换逻辑结构。该方法和系统减少了集成电路中的拥塞，并且减少了集成电路设计的迭代过程，最大程度的降低拥塞过程中对设计进度的影响。