一种基于忆阻器脉冲神经网络的电路结构

    公开(公告)号:CN105701541A

    公开(公告)日:2016-06-22

    申请号:CN201610020097.1

    申请日:2016-01-13

    CPC classification number: G06N3/063

    Abstract: 本发明适用于半导体集成电路技术领域,提供了一种基于忆阻器脉冲神经网络的电路结构,所述电路结构包括忆阻器单元及输出神经元单元,所述忆阻器单元的输出点连接所述输出神经元单元的输入端,根据识别的图像及字符转换成脉冲电信号,利用脉冲电信号来改变忆阻器单元的阻止实现脉冲神经网络的权值更新。基于忆阻器的脉冲神经网络电路相较于传统神经网络电路不存在电易失性缺点,精度更高,同时由于忆阻器是基本的电路元件,不需要单独存储,节省了权值传输时间并且保持精度不变。提高了脉冲神经网络电路的处理速度;降低了脉冲神经网络电路的功耗。

    基于多比特阻态阻变器件的RRAM阵列读写方法及系统

    公开(公告)号:CN105702287A

    公开(公告)日:2016-06-22

    申请号:CN201610001562.7

    申请日:2016-01-05

    CPC classification number: G11C13/0069

    Abstract: 本发明提供一种基于多比特阻态阻变器件的RRAM阵列读写方法及系统,属于多比特阻态阻变器件应用领域。本发明的方法包括如下步骤:构造RRAM存储阵列,所述RRAM存储阵列中设有多个具有多比特阻态的阻变单元;阻值写入模块通过使阻变器件在阻值变化区间线性变化实现阻值的写入;通过在读取模块的输入端分别加一个所要读取的阻变单元上位线上的电压VBL和相应参考电压Vref,实现读取模块对RRAM存储阵列中某一阻变单元不同阻态间阻值进行读取;解码模块将读取模块的读取值转换成设定的数字。本发明的有益效果为:通过改进的读取模块实现对阵列中某一阻变单元不同阻态间阻值的读取,从而完成了对新型阻变存储阵列中多值存储的实现。

    一种隧穿场效应晶体管数字标准单元的版图结构设计方法

    公开(公告)号:CN105390538A

    公开(公告)日:2016-03-09

    申请号:CN201510888155.8

    申请日:2015-12-04

    Abstract: 本发明提出了一种遂穿场效应晶体管数字标准单元的版图结构设计方法,在传统的MOSFET数字标准单元的版图基础上,通过对版图结构和掺杂浓度的改变,得到实验需要的遂穿场效应晶体管数字标准单元版图。其中包括确定遂穿场效应晶体管数字标准单元的版图设计基本参数,设计数字标准单元原理图并根据电路性能确定器件尺寸后,根据上述内容最终确定遂穿场效应晶体管的版图结构。本发明设计出的隧穿场效应晶体管版图中源漏掺杂非对称,器件串联时有源区面积会更大;遂穿场效应晶体管的PIN结构,器件关态时静态电流非常小,有效降低静态功耗,同时由于其亚阈值摆幅能突破60mv/dec极限,使得电路充放电速度更快。

Patent Agency Ranking