公开(公告)号：CN105871655B

公开(公告)日：2019-03-29

申请号：CN201610177394.7

申请日：2016-03-24

Applicant: 哈尔滨工业大学

Inventor： 付平 ,  刘冰 ,  石金龙 ,  宋兴喆 ,  王一茹 ,  王斌峰 ,  周颖 ,  阳彬 ,  黄子桓

IPC: H04L12/26

Abstract: 一种应用于串行总线分析仪器的波特率估计IP核系统，涉及测试仪器系统的串行总线波特率估计领域。本发明是为了解决现有的对波特率估计方法获得波特率的准确性差、可靠性差、精度低的问题。本发明AXI8位内存映射型从端口S8的串行总线数据信号输出端连数据输入缓冲FIFO模块的串行总线数据信号输入端，数据输入缓冲FIFO模块的串行总线数据信号输出端连波特率估计算法核心控制模块的串行总线数据信号输入端，波特率估计算法核心控制模块的串行总线数据信号输出端连数据输出缓冲FIFO模块的串行总线数据信号输入端，数据输出缓冲FIFO模块的数据信号输出端连AXI8位内存映射型主端口M8的数据信号输入端。它用于获得波特率。

公开(公告)号：CN105893312A

公开(公告)日：2016-08-24

申请号：CN201610187420.4

申请日：2016-03-29

Applicant: 哈尔滨工业大学

Inventor： 郑文斌 ,  凤雷 ,  徐明珠 ,  刘悦 ,  王一茹 ,  阳彬 ,  黄子桓 ,  邱传良 ,  梁嘉倩

IPC: G06F13/42

CPC classification number: G06F13/4282 ,  G06F2213/0024

Abstract: 一种基于相关系数阈值的串行协议触发IP核及触发数据捕获方法，涉及串行总线分析技术，为了解决满足串行协议触发条件的数据易丢失、不能实时观察总线传输的内容的问题。AXI8位内存映射型从端口一和数据输入缓冲FIFO模块电气连接，数据输入缓冲FIFO模块的输出端连接触发数据捕获器的输入端，触发数据捕获器的输出端连接数据输出缓冲FIFO模块的输入端，数据输出缓冲FIFO模块和AXI8位内存映射型从端口二电气连接；该方法包括触发条件生成步骤、模数转换步骤、序列截取步骤、相关系数计算步骤和触发条件筛选步骤。本发明不会丢失触发条件，能够实时观察总线传输的内容。适用于串行总线协议触发。

公开(公告)号：CN105893312B

公开(公告)日：2018-09-07

申请号：CN201610187420.4

申请日：2016-03-29

Applicant: 哈尔滨工业大学

Inventor： 郑文斌 ,  凤雷 ,  徐明珠 ,  刘悦 ,  王一茹 ,  阳彬 ,  黄子桓 ,  邱传良 ,  梁嘉倩

IPC: G06F13/42

Abstract: 一种基于相关系数阈值的串行协议触发IP核及触发数据捕获方法，涉及串行总线分析技术，为了解决满足串行协议触发条件的数据易丢失、不能实时观察总线传输的内容的问题。AXI8位内存映射型从端口一和数据输入缓冲FIFO模块电气连接，数据输入缓冲FIFO模块的输出端连接触发数据捕获器的输入端，触发数据捕获器的输出端连接数据输出缓冲FIFO模块的输入端，数据输出缓冲FIFO模块和AXI8位内存映射型从端口二电气连接；该方法包括触发条件生成步骤、模数转换步骤、序列截取步骤、相关系数计算步骤和触发条件筛选步骤。本发明不会丢失触发条件，能够实时观察总线传输的内容。适用于串行总线协议触发。

公开(公告)号：CN105893308B

公开(公告)日：2018-09-07

申请号：CN201610195316.X

申请日：2016-03-30

Applicant: 哈尔滨工业大学

Inventor： 孟升卫 ,  郑文斌 ,  徐明珠 ,  王斌峰 ,  王一茹 ,  梁嘉倩 ,  阳彬 ,  黄子桓

IPC: G06F13/40 ,  G06F13/42

Abstract: 一种基于组合逻辑的串行协议触发IP核及触发数据捕获方法，涉及串行总线分析技术，目的是为了满足串行总线协议触发的需求。本发明首先根据用户选择的协议触发分析要求生成触发条件，然后将输入接口控制模块发来的总线模拟数据转换为数字数据，并将该数字数据截取成与触发条件等长度的序列，将这些序列与用户设定的触发条件进行比对，然后按照组合逻辑算法计算所述数据与触发条件的相似度，根据计算结果选择满足触发条件的数据，然后把满足触发条件的数据的首地址发送给数据输出缓冲FIFO模块。本发明提高了串行协议触发的灵活性、准确性以及高效性，适用于示波器、总线分析仪器等现代测试仪器系统对总线数据的分析。

公开(公告)号：CN105893308A

公开(公告)日：2016-08-24

申请号：CN201610195316.X

申请日：2016-03-30

Applicant: 哈尔滨工业大学

Inventor： 孟升卫 ,  郑文斌 ,  徐明珠 ,  王斌峰 ,  王一茹 ,  梁嘉倩 ,  阳彬 ,  黄子桓

IPC: G06F13/40 ,  G06F13/42

CPC classification number: G06F13/4068 ,  G06F13/4282

Abstract: 一种基于组合逻辑的串行协议触发IP核及触发数据捕获方法，涉及串行总线分析技术，目的是为了满足串行总线协议触发的需求。本发明首先根据用户选择的协议触发分析要求生成触发条件，然后将输入接口控制模块发来的总线模拟数据转换为数字数据，并将该数字数据截取成与触发条件等长度的序列，将这些序列与用户设定的触发条件进行比对，然后按照组合逻辑算法计算所述数据与触发条件的相似度，根据计算结果选择满足触发条件的数据，然后把满足触发条件的数据的首地址发送给数据输出缓冲FIFO模块。本发明提高了串行协议触发的灵活性、准确性以及高效性，适用于示波器、总线分析仪器等现代测试仪器系统对总线数据的分析。

公开(公告)号：CN105871655A

公开(公告)日：2016-08-17

申请号：CN201610177394.7

申请日：2016-03-24

Applicant: 哈尔滨工业大学

Inventor： 付平 ,  刘冰 ,  石金龙 ,  宋兴喆 ,  王一茹 ,  王斌峰 ,  周颖 ,  阳彬 ,  黄子桓

IPC: H04L12/26

CPC classification number: H04L43/0894

Abstract: 一种应用于串行总线分析仪器的波特率估计IP核系统，涉及测试仪器系统的串行总线波特率估计领域。本发明是为了解决现有的对波特率估计方法获得波特率的准确性差、可靠性差、精度低的问题。本发明AXI8位内存映射型从端口S8的串行总线数据信号输出端连数据输入缓冲FIFO模块的串行总线数据信号输入端，数据输入缓冲FIFO模块的串行总线数据信号输出端连波特率估计算法核心控制模块的串行总线数据信号输入端，波特率估计算法核心控制模块的串行总线数据信号输出端连数据输出缓冲FIFO模块的串行总线数据信号输入端，数据输出缓冲FIFO模块的数据信号输出端连AXI8位内存映射型主端口M8的数据信号输入端。它用于获得波特率。