公开(公告)号：CN115063352A

公开(公告)日：2022-09-16

申请号：CN202210569783.X

申请日：2022-05-24

Applicant: 哈尔滨工业大学

Inventor： 刘冰 ,  王甜甜 ,  付平 ,  高丽娜 ,  陈浩林 ,  朱玉晴 ,  付洪硕 ,  闫铮

IPC: G06T7/00 ,  G06V10/46 ,  G06V10/80 ,  G06V10/82 ,  G06N3/04 ,  G06N3/08

Abstract: 本发明是一种基于多图神经网络协同学习架构的显著性物体检测装置及方法。本发明涉及计算机视觉技术领域，确定显著性边缘特征与显著性区域特征，将显著性边缘特征与显著性区域特征分别通过图投影操作转化为边缘图节点与区域图节点；进行初始图交互，实现图间信息的传递；将交互之后的送入动态信息增强图卷积层，完成图节点信息的充分挖掘；将经过动态信息增强图卷积层处理之后的边缘图节点与区域图节点送入注意力感知融合模块，完成两种特征的互补融合，为显著性边缘特征与显著性区域特征的学习过程提供互补线索。本发明提升显著性物体检测性能，弥补传统卷积神经网络的关系学习能力不足的问题。

公开(公告)号：CN112306951A

公开(公告)日：2021-02-02

申请号：CN202011252879.0

申请日：2020-11-11

Applicant: 哈尔滨工业大学

Inventor： 付平 ,  吴瑞东 ,  刘冰 ,  周彦臻 ,  高丽娜 ,  王宾涛 ,  陈浩林

IPC: G06F15/78 ,  G06F16/36 ,  G06K9/62 ,  G06N3/04 ,  G06N3/08

Abstract: 本发明是一种基于FPGA的CNN‑SVM资源高效型加速架构。本发明涉及嵌入式目标分类、检测技术领域，本发明所述架构包括处理器系统和可编程逻辑系统；所述CNN‑SVM流式架构加速器基于通用的加速算子结构，所述加速算子结构为多个乘累加MAC节点组成的二维阵列，该加速架构可以充分利用数据重用特性，并适用于CNN‑SVM混合算法中包括CNN，FC全连接层和SVM在内的不同类型的层。此外，加速架构中设计的通用算子的流水线间隔可以保持在单个时钟周期从而可以提高加速器的计算效率。

公开(公告)号：CN116485699A

公开(公告)日：2023-07-25

申请号：CN202210022520.7

申请日：2022-01-10

Applicant: 哈尔滨工业大学

Inventor： 刘冰 ,  高丽娜 ,  付平 ,  王甜甜 ,  陈浩林 ,  闫铮

IPC: G06T7/00 ,  G06N3/0464 ,  G06N3/08 ,  G06V10/80 ,  G06V10/82 ,  G06V10/774

Abstract: 本发明公开了一种基于深度自适应的反向细化网络架构的RGB‑D显著性物体检测装置及其检测方法。采用双流架构即RGB流和深度流，分别提取RGB相关特征和深度特征，采用交叉融合方法实现多模态特征融合；判断融合特征是否为高层特征，若是高层特征则去获得中间显著性检测结果；若不是高层特征则归为低层特征并等待生成的中间显著性结果经过反向细化模块进行低层特征的反向细化特征；最后生成显著性预测结果。本发明用以解决如何实现跨层级多模态间的学习，充分地探索RGB图像和深度图多模态间的相关性和互补性的问题。

公开(公告)号：CN115063352B

公开(公告)日：2025-03-28

申请号：CN202210569783.X

申请日：2022-05-24

Applicant: 哈尔滨工业大学

Inventor： 刘冰 ,  王甜甜 ,  付平 ,  高丽娜 ,  陈浩林 ,  朱玉晴 ,  付洪硕 ,  闫铮

IPC: G06V10/25 ,  G06V10/44 ,  G06V10/46 ,  G06V10/80 ,  G06V10/82 ,  G06N3/042 ,  G06N3/045 ,  G06N3/0464 ,  G06N3/08

Abstract: 本发明是一种基于多图神经网络协同学习架构的显著性物体检测装置及方法。本发明涉及计算机视觉技术领域，确定显著性边缘特征与显著性区域特征，将显著性边缘特征与显著性区域特征分别通过图投影操作转化为边缘图节点与区域图节点；进行初始图交互，实现图间信息的传递；将交互之后的送入动态信息增强图卷积层，完成图节点信息的充分挖掘；将经过动态信息增强图卷积层处理之后的边缘图节点与区域图节点送入注意力感知融合模块，完成两种特征的互补融合，为显著性边缘特征与显著性区域特征的学习过程提供互补线索。本发明提升显著性物体检测性能，弥补传统卷积神经网络的关系学习能力不足的问题。

公开(公告)号：CN112306951B

公开(公告)日：2022-03-22

申请号：CN202011252879.0

申请日：2020-11-11

Applicant: 哈尔滨工业大学

Inventor： 付平 ,  吴瑞东 ,  刘冰 ,  周彦臻 ,  高丽娜 ,  王宾涛 ,  陈浩林

IPC: G06F15/78 ,  G06F16/36 ,  G06K9/62 ,  G06N3/04 ,  G06N3/08

Abstract: 本发明是一种基于FPGA的CNN‑SVM资源高效型加速架构。本发明涉及嵌入式目标分类、检测技术领域，本发明所述架构包括处理器系统和可编程逻辑系统；所述CNN‑SVM流式架构加速器基于通用的加速算子结构，所述加速算子结构为多个乘累加MAC节点组成的二维阵列，该加速架构可以充分利用数据重用特性，并适用于CNN‑SVM混合算法中包括CNN，FC全连接层和SVM在内的不同类型的层。此外，加速架构中设计的通用算子的流水线间隔可以保持在单个时钟周期从而可以提高加速器的计算效率。