公开(公告)号：CN109727964B

公开(公告)日：2025-04-25

申请号：CN201810022467.4

申请日：2018-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈硕懋 ,  许峯诚 ,  黄翰祥 ,  刘献文 ,  郑心圃 ,  李孝文

IPC: H10D80/30 ,  H10D80/20 ,  H01L23/31 ,  H01L21/98

Abstract: 本发明实施例提供多种多芯片晶片级封装及其形成方法。一种多芯片晶片级封装包括第一层级及第二层级。所述第一层级包括第一重布线层结构及位于所述第一重布线层结构之上的至少一个芯片。所述第二层级包括第二重布线层结构以及位于所述第二重布线层结构之上的至少两个其他芯片。所述第一层级接合到所述第二层级，使得所述至少一个芯片在实体上接触所述第二重布线层结构。所述至少两个其他芯片的连接件的总数目大于所述至少一个芯片的连接件的总数目。

公开(公告)号：CN109727964A

公开(公告)日：2019-05-07

申请号：CN201810022467.4

申请日：2018-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈硕懋 ,  许峯诚 ,  黄翰祥 ,  刘献文 ,  郑心圃 ,  李孝文

IPC: H01L25/16 ,  H01L23/31 ,  H01L21/98

Abstract: 本发明实施例提供多种多芯片晶片级封装及其形成方法。一种多芯片晶片级封装包括第一层级及第二层级。所述第一层级包括第一重布线层结构及位于所述第一重布线层结构之上的至少一个芯片。所述第二层级包括第二重布线层结构以及位于所述第二重布线层结构之上的至少两个其他芯片。所述第一层级接合到所述第二层级，使得所述至少一个芯片在实体上接触所述第二重布线层结构。所述至少两个其他芯片的连接件的总数目大于所述至少一个芯片的连接件的总数目。

公开(公告)号：CN118173501A

公开(公告)日：2024-06-11

申请号：CN202410075427.1

申请日：2024-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄翰祥 ,  温俊贤 ,  叶庭聿 ,  张志伟

IPC: H01L21/768 ,  H01L23/528 ,  H01L23/522

Abstract: 一种制造半导体封装件的方法包括提供具有多个第一连接结构的半导体芯片，多个第一连接结构设置在多个金属化层的最顶部金属化层上。该方法包括形成包括多个导电层和多个通孔结构的再分布结构，多个导电层的相邻导电层通过多个通孔结构的至少对应的一个通孔结构连接。该方法包括将多个第一连接器结构接合至再分布结构。该方法包括通过多个第二连接结构将再分布结构接合至载体衬底。形成再分布结构包括围绕多个通孔结构中的第二通孔结构横向旋转多个通孔结构的第一通孔结构，第一通孔结构垂直地位于第二通孔结构之上。本发明的实施例还提供了制造半导体器件的方法和半导体封装件。