公开(公告)号：CN110046369B

公开(公告)日：2022-10-18

申请号：CN201811432814.7

申请日：2018-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧锦涛 ,  曾健庭 ,  刘逸群 ,  蔡逸群 ,  方上维 ,  杨超源 ,  黄星凯

IPC: G06F30/392 ,  G06F30/394

Abstract: 本发明的实施例提供了一种集成电路结构，包括：在第一方向上延伸的第一多个单元行，第一多个单元行的每个均具有第一行高度并且包括设置在其中的多个第一单元；以及在第一方向上延伸的第二多个单元行，第二多个单元行的每个均具有与第一行高度不同的第二行高度，并且包括设置在其中的多个第二单元。多个第一单元包括第一多个有源区域，第一多个有源区域的每个均在第一方向上连续地延伸横跨多个第一单元，并且，多个第二单元包括第二多个有源区域，第二多个有源区域的每个均在第一方向上连续地延伸横跨多个第二单元。本发明的实施例还提供了集成电路结构的设计系统。

公开(公告)号：CN110046369A

公开(公告)日：2019-07-23

申请号：CN201811432814.7

申请日：2018-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧锦涛 ,  曾健庭 ,  刘逸群 ,  蔡逸群 ,  方上维 ,  杨超源 ,  黄星凯

IPC: G06F17/50

Abstract: 本发明的实施例提供了一种集成电路结构，包括：在第一方向上延伸的第一多个单元行，第一多个单元行的每个均具有第一行高度并且包括设置在其中的多个第一单元；以及在第一方向上延伸的第二多个单元行，第二多个单元行的每个均具有与第一行高度不同的第二行高度，并且包括设置在其中的多个第二单元。多个第一单元包括第一多个有源区域，第一多个有源区域的每个均在第一方向上连续地延伸横跨多个第一单元，并且，多个第二单元包括第二多个有源区域，第二多个有源区域的每个均在第一方向上连续地延伸横跨多个第二单元。本发明的实施例还提供了集成电路结构的设计系统。

公开(公告)号：CN110956991A

公开(公告)日：2020-04-03

申请号：CN201910912774.4

申请日：2019-09-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄星凯 ,  超源·杨 ,  刘逸群

IPC: G11C11/419 ,  G11C7/06 ,  G11C7/10

Abstract: 一些实施例涉及一种感测放大器、存储器装置及形成存储器装置的方法。所述感测放大器包含全耗尽绝缘体上覆硅FDSOI衬底，所述FDSOI衬底包含处置衬底区、在所述处置衬底区上方的绝缘体层及在所述绝缘体层上方的装置区。n型井区经放置于所述处置衬底区中，且n型井接点区从所述n型井区延伸穿过所述绝缘体层至所述装置区的上表面。一对下拉晶体管经放置于所述装置区中且在所述n型井上方。所述对下拉晶体管使其相应栅极分别耦合至一对互补位线，且透过所述n型井接点区耦合至所述n型井。

公开(公告)号：CN110323219B

公开(公告)日：2022-04-26

申请号：CN201811440548.2

申请日：2018-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘逸群 ,  曾健庭 ,  陈志良 ,  杨超源 ,  黄星凯 ,  黄靖方

IPC: H01L27/06 ,  H01L21/761 ,  H01L21/8249

Abstract: 本揭露涉及半导体装置及其制造方法。一种半导体装置，其包含衬底、一对晶体管装置及隔离区。所述对晶体管装置安置于所述衬底上。所述对所述晶体管装置中的每一者包含沟道、在所述沟道上方的栅极电极，及在所述栅极电极旁边的源极/漏极区。所述隔离区安置于所述对所述晶体管装置的所述源极/漏极区之间。所述隔离区具有第一掺杂类型，所述第一掺杂类型与所述源极/漏极区的第二掺杂类型相反。

公开(公告)号：CN110956991B

公开(公告)日：2021-11-09

申请号：CN201910912774.4

申请日：2019-09-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄星凯 ,  超源·杨 ,  刘逸群

IPC: G11C11/419 ,  G11C7/06 ,  G11C7/10

Abstract: 一些实施例涉及一种感测放大器、存储器装置及形成存储器装置的方法。所述感测放大器包含全耗尽绝缘体上覆硅FDSOI衬底，所述FDSOI衬底包含处置衬底区、在所述处置衬底区上方的绝缘体层及在所述绝缘体层上方的装置区。n型井区经放置于所述处置衬底区中，且n型井接点区从所述n型井区延伸穿过所述绝缘体层至所述装置区的上表面。一对下拉晶体管经放置于所述装置区中且在所述n型井上方。所述对下拉晶体管使其相应栅极分别耦合至一对互补位线，且透过所述n型井接点区耦合至所述n型井。

公开(公告)号：CN110323219A

公开(公告)日：2019-10-11

申请号：CN201811440548.2

申请日：2018-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘逸群 ,  曾健庭 ,  陈志良 ,  杨超源 ,  黄星凯 ,  黄靖方

IPC: H01L27/06 ,  H01L21/761 ,  H01L21/8249

Abstract: 本揭露涉及半导体装置及其制造方法。一种半导体装置，其包含衬底、一对晶体管装置及隔离区。所述对晶体管装置安置于所述衬底上。所述对所述晶体管装置中的每一者包含沟道、在所述沟道上方的栅极电极，及在所述栅极电极旁边的源极/漏极区。所述隔离区安置于所述对所述晶体管装置的所述源极/漏极区之间。所述隔离区具有第一掺杂类型，所述第一掺杂类型与所述源极/漏极区的第二掺杂类型相反。