公开(公告)号：CN101826124B

公开(公告)日：2016-06-29

申请号：CN201010130277.8

申请日：2010-03-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘潮权 ,  谢弘盛 ,  刘德培

IPC: G06F17/50

CPC classification number: G06F17/5031 ,  G06F2217/84

Abstract: 本发明提供一种分析集成电路效能的系统与方法。对集成电路执行时序分析的方法，其中此集成电路具有一时序路径。此方法包括计算时序路径中的非共同时序路径元件的数量，根据非共同时序路径元件的数量将一时序降额因子指定至时序路径，使用所指定的时序降额因子来计算集成电路的一时序分析，以及储存所计算的时序分析。

公开(公告)号：CN101826124A

公开(公告)日：2010-09-08

申请号：CN201010130277.8

申请日：2010-03-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘潮权 ,  谢弘盛 ,  刘德培

IPC: G06F17/50

CPC classification number: G06F17/5031 ,  G06F2217/84

Abstract: 本发明提供一种分析集成电路效能的系统与方法。对集成电路执行时序分析的方法，其中此集成电路具有一时序路径。此方法包括计算时序路径中的非共同时序路径元件的数量，根据非共同时序路径元件的数量将一时序降额因子指定至时序路径，使用所指定的时序降额因子来计算集成电路的一时序分析，以及储存所计算的时序分析。