公开(公告)号：CN116451634A

公开(公告)日：2023-07-18

申请号：CN202210186707.0

申请日：2022-02-28

Applicant: 台湾积体电路制造股份有限公司 ,  台积电(南京)有限公司

Inventor： 周发 ,  刘金鑫 ,  朱介甫 ,  苏晏锋 ,  廖家骏 ,  吴孟轩 ,  刘德培

IPC: G06F30/392 ,  G06F30/398

Abstract: 本公开涉及减少因IR压降而导致的设计违规的方法。一种方法包括：将布局图中的单元识别为未通过与IR压降相关的一个或多个设计规则的违规单元；以及利用根本原因类别来对导致违规单元的根本原因进行分类。该方法还包括确定搜寻区域以搜寻安全区候选项，并且基于根本原因的根本原因类别来找出选定单元以进行移动。该方法还包括在搜寻区域中找出安全区以移动选定单元，并且若在搜寻区域内找到安全区，则将选定单元移动到安全区。

公开(公告)号：CN101826124B

公开(公告)日：2016-06-29

申请号：CN201010130277.8

申请日：2010-03-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘潮权 ,  谢弘盛 ,  刘德培

IPC: G06F17/50

CPC classification number: G06F17/5031 ,  G06F2217/84

Abstract: 本发明提供一种分析集成电路效能的系统与方法。对集成电路执行时序分析的方法，其中此集成电路具有一时序路径。此方法包括计算时序路径中的非共同时序路径元件的数量，根据非共同时序路径元件的数量将一时序降额因子指定至时序路径，使用所指定的时序降额因子来计算集成电路的一时序分析，以及储存所计算的时序分析。

公开(公告)号：CN101826124A

公开(公告)日：2010-09-08

申请号：CN201010130277.8

申请日：2010-03-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘潮权 ,  谢弘盛 ,  刘德培

IPC: G06F17/50

CPC classification number: G06F17/5031 ,  G06F2217/84

Abstract: 本发明提供一种分析集成电路效能的系统与方法。对集成电路执行时序分析的方法，其中此集成电路具有一时序路径。此方法包括计算时序路径中的非共同时序路径元件的数量，根据非共同时序路径元件的数量将一时序降额因子指定至时序路径，使用所指定的时序降额因子来计算集成电路的一时序分析，以及储存所计算的时序分析。