公开(公告)号：CN111106061A

公开(公告)日：2020-05-05

申请号：CN201911039011.X

申请日：2019-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡镇鸿 ,  李振铭 ,  杨复凯 ,  王美匀

IPC: H01L21/768 ,  H01L21/8234 ,  H01L27/088

Abstract: 一种集成电路装置及其形成方法，在此提供了具有互连结构的集成电路及形成此集成电路的方法的范例。在一些范例中，此方法包含接收一包含层间介电层的工件。形成包含接触件填充物的第一接触件，且其延伸穿过层间介电层。凹蚀层间介电层，使得接触件填充物延伸出层间介电层的顶表面。在层间介电层上形成蚀刻停止层，使得第一接触件的接触件填充物延伸进蚀刻停止层。形成第二接触件，其延伸穿过蚀刻停止层以连接至第一接触件。在一些这样的范例中，第二接触件和第一接触件的顶表面及侧表面物理接触。

公开(公告)号：CN110875251A

公开(公告)日：2020-03-10

申请号：CN201910800931.2

申请日：2019-08-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡镇鸿 ,  李振铭 ,  杨复凯 ,  王美匀

IPC: H01L21/8234

Abstract: 本公开的一些实施例涉及一种半导体装置的形成方法。方法包含在隔离区内形成第一沟槽，在装置区内形成第二沟槽，其中装置区设置邻接于隔离区，且第一和第二沟槽皆设置在两个金属栅极结构之间，在第一和第二沟槽内形成第一介电层，在第一介电层上形成不同于第一介电层的第二介电层，自第一和第二沟槽移除第二介电层的一部分，在第一沟槽内留下第二介电层的剩余部分，移除形成在第二沟槽的底面上的第一介电层的一部分，在移除第一介电层的前述部分之后，自第一沟槽移除第二介电层的剩余部分，以及在第一和第二沟槽内形成多个接触部件。

公开(公告)号：CN114334958A

公开(公告)日：2022-04-12

申请号：CN202110843753.9

申请日：2021-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡镇鸿 ,  李振铭 ,  杨复凯 ,  王美匀

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

Abstract: 此处提供半导体结构与其形成方法。在一实施例中，半导体结构包括多个第一通道组件，位于背侧介电层上；多个第二通道组件，位于背侧介电层上；硅化物结构，位于背侧介电层上；以及源极/漏极结构，位于硅化物结构上并延伸于第一通道组件与第二通道组件之间。硅化物结构延伸穿过背侧介电层的所有深度。

公开(公告)号：CN222440590U

公开(公告)日：2025-02-07

申请号：CN202420971106.5

申请日：2024-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡镇鸿 ,  伍邦齐 ,  杨复凯

IPC: H01L23/48 ,  H10D84/83 ,  H10D84/85 ,  H10D84/03 ,  H01L21/768

Abstract: 半导体装置包括基板上的通道区和相邻于通道区的源极/漏极(S/D)特征。半导体装置包括通在道区上方的栅极结构、在栅极结构上方的第一层间介电(ILD)层、在第一ILD层上方的蚀刻停止层、以及在蚀刻停止层上方的第二ILD层。钨S/D接点设置在S/D特征上方、并且被第一ILD层围绕。钨S/D通孔落在S/D接点上，并且被第二ILD层围绕。钨栅极通孔落在栅极结构上，并且被第一ILD层和第二ILD层围绕。钨栅极通孔包括一或多个气隙。