公开(公告)号：CN1449019A

公开(公告)日：2003-10-15

申请号：CN02106133.5

申请日：2002-04-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王绍宇 ,  吴建德 ,  萧俊杰

IPC: H01L21/82 ,  H01L27/00 ,  H01L21/8238 ,  H01L27/092

Abstract: 本发明揭露一种使用双轨电源供应的互补式金氧半晶体管(CMOS)组成的基本标准元件布局，至少包含：复数个CMOS晶体管，其中一半个数的CMOS晶体管位于接参考电位的第一金属导线上方，其余一半个数的CMOS晶体管位于第一金属导线下方；上半部的CMOS晶体管连接至第二金属导线，下半部的CMOS晶体管连接至第三金属导线，第二金属导线及第三金属导线连接至一电源供应端，此外每两个相邻接CMOS晶体管为一组，每一组的汲极端互相连接，闸极端也互相连接，该每一组的汲极端系做为一讯号输出端或相邻一组的闸极的输入端。

公开(公告)号：CN1534764A

公开(公告)日：2004-10-06

申请号：CN200410004624.7

申请日：2004-02-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕政祐 ,  萧俊杰 ,  刘潮权

IPC: H01L21/82 ,  H01L27/00 ,  G06F17/50

CPC classification number: G06F17/5045

Abstract: 一种集成电路设计和整合方法，在一集成电路设计中包含至少一硅智财组件的假想组件(phantom cell)，其中假想组件具有至少一接脚并且在其内部具有分别耦接至上述接脚的至少一电路组件，假想组件的接脚与集成电路设计的其它线路已验证为正确连接；接着，以上述假想组件的实体线路取代上述假想组件。

公开(公告)号：CN100342381C

公开(公告)日：2007-10-10

申请号：CN200410004624.7

申请日：2004-02-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕政祐 ,  萧俊杰 ,  刘潮权

IPC: G06F17/50 ,  H01L27/00 ,  H01L21/82

CPC classification number: G06F17/5045

Abstract: 一种集成电路设计和整合方法，在一集成电路设计中包含至少一硅智财组件的假想组件(phantom cell)，其中假想组件具有至少一接脚并且在其内部具有分别耦接至上述接脚的至少一电路元件，假想组件的接脚与集成电路设计的其它线路已验证为正确连接；接着，以上述假想组件的实体线路取代上述假想组件。

公开(公告)号：CN1210785C

公开(公告)日：2005-07-13

申请号：CN02106133.5

申请日：2002-04-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王绍宇 ,  吴建德 ,  萧俊杰

IPC: H01L21/82 ,  H01L27/00 ,  H01L21/8238 ,  H01L27/092

Abstract: 本发明揭露一种使用双轨电源供应的互补式金属氧化半导体晶体管(CMOS)组成的基本标准元件布局，至少包含：多个CMOS晶体管，其中一半个数的CMOS晶体管位于接参考电位的第一金属导线上方，其余一半个数的CMOS晶体管位于第一金属导线下方；上半部的CMOS晶体管连接至第二金属导线，下半部的CMOS晶体管连接至第三金属导线，第二金属导线及第三金属导线连接至一电源供应端，此外每两个相邻接CMOS晶体管为一组，每一组的漏极端互相连接，栅极端也互相连接，该每一组的漏极端系做为一讯号输出端或相邻一组的栅极的输入端。