公开(公告)号：CN111106816A

公开(公告)日：2020-05-05

申请号：CN201911040029.1

申请日：2019-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢伯俊 ,  王绍宇

IPC: H03K3/012 ,  H03K3/64

Abstract: 自参考时脉信号产生第一时脉信号。与第一时脉信号相关联的第一频率小于与参考时脉信号相关联的参考时脉频率。经由时脉树朝向集成电路的第一部件传播第一时脉信号。在时脉树的终端点处自第一时脉信号产生具有第二频率的第二时脉信号。将第二时脉信号提供至第一部件。

公开(公告)号：CN1449019A

公开(公告)日：2003-10-15

申请号：CN02106133.5

申请日：2002-04-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王绍宇 ,  吴建德 ,  萧俊杰

IPC: H01L21/82 ,  H01L27/00 ,  H01L21/8238 ,  H01L27/092

Abstract: 本发明揭露一种使用双轨电源供应的互补式金氧半晶体管(CMOS)组成的基本标准元件布局，至少包含：复数个CMOS晶体管，其中一半个数的CMOS晶体管位于接参考电位的第一金属导线上方，其余一半个数的CMOS晶体管位于第一金属导线下方；上半部的CMOS晶体管连接至第二金属导线，下半部的CMOS晶体管连接至第三金属导线，第二金属导线及第三金属导线连接至一电源供应端，此外每两个相邻接CMOS晶体管为一组，每一组的汲极端互相连接，闸极端也互相连接，该每一组的汲极端系做为一讯号输出端或相邻一组的闸极的输入端。

公开(公告)号：CN110956011A

公开(公告)日：2020-04-03

申请号：CN201910898424.7

申请日：2019-09-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王绍宇 ,  吴建德 ,  谢尚志 ,  蔡志炜

IPC: G06F30/392 ,  G06F30/398 ,  G06F115/06

Abstract: 本发明提供一种集成电路，包含半导体衬底和半导体衬底中或半导体衬底上的多个电路元件。电路元件由从单元库中选择的标准布局单元界定。电路元件包含多个触发器。每个触发器具有数据输入端子、数据输出端子、时钟输入端子以及时钟输出端子。触发器中的第一个直接邻接第二触发器，使得第一触发器的时钟输出端子与第二触发器的时钟输入端子电连接。

公开(公告)号：CN1210785C

公开(公告)日：2005-07-13

申请号：CN02106133.5

申请日：2002-04-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王绍宇 ,  吴建德 ,  萧俊杰

IPC: H01L21/82 ,  H01L27/00 ,  H01L21/8238 ,  H01L27/092

Abstract: 本发明揭露一种使用双轨电源供应的互补式金属氧化半导体晶体管(CMOS)组成的基本标准元件布局，至少包含：多个CMOS晶体管，其中一半个数的CMOS晶体管位于接参考电位的第一金属导线上方，其余一半个数的CMOS晶体管位于第一金属导线下方；上半部的CMOS晶体管连接至第二金属导线，下半部的CMOS晶体管连接至第三金属导线，第二金属导线及第三金属导线连接至一电源供应端，此外每两个相邻接CMOS晶体管为一组，每一组的漏极端互相连接，栅极端也互相连接，该每一组的漏极端系做为一讯号输出端或相邻一组的栅极的输入端。

公开(公告)号：CN114764555A

公开(公告)日：2022-07-19

申请号：CN202210053291.5

申请日：2022-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡明杰 ,  王绍宇

IPC: G06F30/396

Abstract: 本发明提出一种产生方法，适用于对于特定应用集成电路设计的每一宏电路产生时钟传送电路。产生方法包括接收以硬件描述语言描述的特定应用集成电路设计；将每一宏电路放置于半导体基板上的指定位置；基于宏时钟延迟模型，对每一宏电路产生定制时钟偏移信息；基于定制时钟偏移信息，对放置于半导体基板的每一宏电路产生时钟传送电路；当时钟传送电路不符合特定应用集成电路设计的时钟要求时，调整时钟传送电路；以及输出特定应用集成电路设计的物理布局而以半导体制造程制造特定应用集成电路设计。