-
公开(公告)号：CN105099409B
公开(公告)日：2018-09-11
申请号：CN201510264524.6
申请日：2015-05-22
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
IPC: H03K5/135
Abstract: 一种集成电路，设有一主时钟树、一参考时钟枝干、一参考时钟缓冲器与一校准电路。主时钟树经由串接缓冲器传输一主运作时钟，以在一内部节点形成一局部时钟。参考缓冲器经由参考时钟枝干传输一主参考时钟，以在一末端节点形成一参考时钟。校准电路比较局部时钟与参考时钟的相位，据以提供一控制信号，使主时钟树可依据控制信号控制局部时钟的相位。
-
公开(公告)号：CN102569290A
公开(公告)日：2012-07-11
申请号：CN201110430439.4
申请日：2011-12-20
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
IPC: H01L27/02
CPC classification number: H01L27/0251 , H01L27/0285
Abstract: 本发明公开了用于多电源集成电路的静电放电保护电路，包括多个电压箝制电路，其中每一电压箝制电路皆可提供一路径以放电相对应于一电源的一静电放电暂态电流。本发明提供的静电放电保护电路为一IC的不同电压源提供了多条静电放电暂态电流的放电路径。因此，使用本发明的静电放电保护电路的IC较能承受静电放电，特别是在MM/CDM测试中。
-
公开(公告)号：CN1549447A
公开(公告)日：2004-11-24
申请号：CN03122399.0
申请日：2003-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H03H11/00
Abstract: 本发明提供一种可动态调整的去耦合电容电路，该电路至少包括一晶体管开关组件，此开关组件可根据使用情况动态截断去耦合电容电路，降低漏电流。
-
公开(公告)号：CN1437258A
公开(公告)日：2003-08-20
申请号：CN02104721.9
申请日：2002-02-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明公开了一种具有深井区结构的静电放电(ESD)防护组件及相关的ESD防护电路，ESD防护组件设于一耦合至一相对低电压源的P型基底上，其包含有一侧向硅控整流器及一深N型井，侧向硅控整流器有一p型层、一N型层、一第一N型井以及一第一P型井，该p型层作为该SCR的一阳极，该N型层作为该SCR的一阴极，该第一N型井设于该p型层与该N型层之间，邻接至该p型层，该第一P型井邻接至该N型层与该第一N型井，该深N型井设于该第一P型井与该P型基底之间，用以隔绝该第一P型井至该P型基底之间的电连接。本发明的ESD防护组件可以被自由的串接多个，以提高ESD防护电路的总持守电压，并预防栓锁事件的发生。
-
公开(公告)号：CN112397499B
公开(公告)日：2023-09-26
申请号：CN201910737730.2
申请日：2019-08-12
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
Inventor： 王文泰
Abstract: 静电放电防护装置包含第一箝位电路、第二箝位电路以及二极管电路。第一箝位电路耦接于第一电源轨与第二电源轨之间。第二箝位电路耦接于第三电源轨与第二电源轨之间。二极管电路用以导向来自输入输出垫的静电放电电流至第一箝位电路或第三电源轨中的至少一者。其中第一电源轨接收第一电压，第二电源轨接收第二电压，第三电源轨接收第三电压，第三电压高于第一电压，且第一电压高于第二电压。本案一些实施例提供的静电放电防护装置与方法可提供一组具有更低工作电压与更低内阻的箝位电路，以提升静电放电防护装置的效能。
-
Patent Agency Ranking
公开(公告)号：CN107785364B
公开(公告)日：2020-04-21
申请号：CN201610785746.7
申请日：2016-08-31
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
Abstract: 一种有界栅极的硅控整流器，包含基板、N型井区、P型井区、第一和第二N型半导体区、第一和第二P型半导体区、以及第三半导体区。N型井区与P型井区配置于基板之中，第一N型半导体区与第二P型半导体区配置于N型井区之中，且连接至阳极端，第一P型半导体区与第二N型半导体区配置于P型井区之中，且连接至阴极端。第二N型半导体区与第二P型半导体区介于第一N型半导体区与第一P型半导体区之间，第三半导体区介于第二N型半导体区与第二P型半导体区之间。本发明透过将硅控整流器结合栅极结构与深沟渠隔离槽，控制闩锁现象的产生，通过降低阳极端与阴极端之间的等效距离，兼顾硅控整流器于电路设计中闩锁现象的控制与静电防护功能的维持。
-
公开(公告)号：CN106206565B
公开(公告)日：2019-04-23
申请号：CN201510232114.3
申请日：2015-05-08
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L29/861
Abstract: 本发明揭露一种二极管与二极管串电路。二极管包含基板、第一绝缘层、第二绝缘层、井区、深掺杂区、第一掺杂区与第二掺杂区。第一绝缘层设置于基板上。第二绝缘层设置于基板上，并与第一绝缘层定义元件区域。井区设置于基板上以及元件区域下方。深掺杂区设置于井区内，并位于元件区域下方。第一掺杂区设置于元件区域内，并位于深掺杂区上。第二掺杂区位于深掺杂区上并相邻设置于该第一掺杂区旁。第二掺杂区经由深掺杂区以及第一掺杂区而与井区电性绝缘。本发明所提出的二极管可降低寄生晶体管所引起的漏电流，并可降低布局面积。
-
公开(公告)号：CN106301338A
公开(公告)日：2017-01-04
申请号：CN201510429765.1
申请日：2015-07-21
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
IPC: H03K19/0175
CPC classification number: H03K19/018507
Abstract: 本发明提供一种接收电路，包括外部端、电平移位器、重置电路以及反相电路。外部端接收外部信号。电平移位器位移外部信号的电压摆动范围以产生电平移位信号。电平移位器包括拉升单元和拉降单元，其以串联方式耦接。拉升单元和拉降单元根据外部信号和内部信号被分别交替切换，使得电平移位器的漏电流路径在外部信号的不同状态期间被断开。重置电路耦接外部端和电平移位器，并根据外部信号提供重置路径，以支援拉升单元和拉降单元的切换。反相电路耦接电平移位器，并反转电平移位信号以产生内部信号。由于拉升单元和拉降单元响应于外部信号和内部信号被交替地切换，电平移位器的漏电流路径可以被断开，进而得以降低流经电平移位器漏电流的功率耗损。
-
公开(公告)号：CN106206565A
公开(公告)日：2016-12-07
申请号：CN201510232114.3
申请日：2015-05-08
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L29/861
Abstract: 本发明揭露一种二极管与二极管串电路。二极管包含基板、第一绝缘层、第二绝缘层、井区、深掺杂区、第一掺杂区与第二掺杂区。第一绝缘层设置于基板上。第二绝缘层设置于基板上，并与第一绝缘层定义元件区域。井区设置于基板上以及元件区域下方。深掺杂区设置于井区内，并位于元件区域下方。第一掺杂区设置于元件区域内，并位于深掺杂区上。第二掺杂区位于深掺杂区上并相邻设置于该第一掺杂区旁。第二掺杂区经由深掺杂区以及第一掺杂区而与井区电性绝缘。本发明所提出的二极管可降低寄生晶体管所引起的漏电流，并可降低布局面积。
-
公开(公告)号：CN102655406A
公开(公告)日：2012-09-05
申请号：CN201110304661.X
申请日：2011-10-10
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
IPC: H03K19/0175
CPC classification number: H03K19/018521
Abstract: 本发明提供一种接收电路，接收一高电压外部信号并提供一对应的低电压内部信号。接收电路设有一限压器、一电平下移器与一反相器，工作于低电压。电平下移器具有一前侧端与一后侧端，包括一晶体管，其栅极与源极分别于前侧端与后侧端耦接限压器与反相器。限压器限制外部信号传输至前侧端的电平，电平下移器将前侧端的信号下移一跨压以产生后侧端的信号，反相器将后侧端的信号反相以产生内部信号。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.044 seconds)
