-
公开(公告)号：CN106206564A
公开(公告)日：2016-12-07
申请号：CN201510232109.2
申请日：2015-05-08
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
Abstract: 本发明揭露一种硅控整流器，包含基板、井区、深掺杂区、第一掺杂区、第二掺杂区、第三掺杂区以及第四掺杂区。井区设置于基板上，并设置于元件区域下方。深掺杂区设置于井区内。第一掺杂区具有第一导电型。第二掺杂区与第三掺杂区具有第一导电型，并位于深掺杂区上。第四掺杂区具有第二导电型，位于第二掺杂区与第三掺杂区之间，并位于深掺杂区上。第四掺杂区经由深掺杂区、第二掺杂区与第三掺杂区而与井区电性绝缘。本发明所提出的硅控整流器可制作于同一井区，以降低布局面积，并同时维持一定的电路效能。
-
公开(公告)号：CN1913740A
公开(公告)日：2007-02-14
申请号：CN200610079826.7
申请日：2006-05-10
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/0255 , H03F1/52 , H03F3/195 , H03F3/60 , H03F2200/441 , H03F2200/444 , H03F2200/451
Abstract: 本发明公开一种静电放电防护电路，适用于射频内部电路，其包括：至少一条传输线，串接于接合垫与射频内部电路之间，所述传输线的两端都具有节点；电源轨；以及ESD单元，耦接于各节点与上述电源轨之间，包括至少一个静电放电单元；其中接近所述接合垫的所述静电放电单元可承受较高等级的静电放电应力。静电放电单元用以释放静电放电电流，并且传输线提供射频匹配。
-
公开(公告)号：CN1438705A
公开(公告)日：2003-08-27
申请号：CN02105023.6
申请日：2002-02-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明公开了一种二极管以及相关的静电放电防护电路，该二极管包含有一第一导电性型的第一半导体层以及一第二导电型的MOS晶体管，该第一半导体层作为该二极管之一第一电极，该MOS晶体管，包含有一环型闸、一第二导电型的第一源/汲掺杂区以及一第二导电型的第二源/汲掺杂区，该环型闸绝缘地设于该第一半导体层上，以阻隔STI厚氧化层的生成，该第一源/汲掺杂区形成于该环型闸极所围绕的该第一半导体层的表面，作为该二极管之一第二电极，该第二导电型的第二源/汲掺杂区形成于该第一半导体层的表面，且围绕该环型闸，该第一电极与该第二电极其中之一为该二极管之一阴极，耦合至一第一接合垫，该第一电极与该第二电极其中的另一为该二极管之一阳极，耦合至一第二接合垫。
-
公开(公告)号：CN107785364B
公开(公告)日：2020-04-21
申请号：CN201610785746.7
申请日：2016-08-31
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
Abstract: 一种有界栅极的硅控整流器，包含基板、N型井区、P型井区、第一和第二N型半导体区、第一和第二P型半导体区、以及第三半导体区。N型井区与P型井区配置于基板之中，第一N型半导体区与第二P型半导体区配置于N型井区之中，且连接至阳极端，第一P型半导体区与第二N型半导体区配置于P型井区之中，且连接至阴极端。第二N型半导体区与第二P型半导体区介于第一N型半导体区与第一P型半导体区之间，第三半导体区介于第二N型半导体区与第二P型半导体区之间。本发明透过将硅控整流器结合栅极结构与深沟渠隔离槽，控制闩锁现象的产生，通过降低阳极端与阴极端之间的等效距离，兼顾硅控整流器于电路设计中闩锁现象的控制与静电防护功能的维持。
-
公开(公告)号：CN106206565B
公开(公告)日：2019-04-23
申请号：CN201510232114.3
申请日：2015-05-08
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L29/861
Abstract: 本发明揭露一种二极管与二极管串电路。二极管包含基板、第一绝缘层、第二绝缘层、井区、深掺杂区、第一掺杂区与第二掺杂区。第一绝缘层设置于基板上。第二绝缘层设置于基板上，并与第一绝缘层定义元件区域。井区设置于基板上以及元件区域下方。深掺杂区设置于井区内，并位于元件区域下方。第一掺杂区设置于元件区域内，并位于深掺杂区上。第二掺杂区位于深掺杂区上并相邻设置于该第一掺杂区旁。第二掺杂区经由深掺杂区以及第一掺杂区而与井区电性绝缘。本发明所提出的二极管可降低寄生晶体管所引起的漏电流，并可降低布局面积。
-
Patent Agency Ranking
公开(公告)号：CN106206565A
公开(公告)日：2016-12-07
申请号：CN201510232114.3
申请日：2015-05-08
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L29/861
Abstract: 本发明揭露一种二极管与二极管串电路。二极管包含基板、第一绝缘层、第二绝缘层、井区、深掺杂区、第一掺杂区与第二掺杂区。第一绝缘层设置于基板上。第二绝缘层设置于基板上，并与第一绝缘层定义元件区域。井区设置于基板上以及元件区域下方。深掺杂区设置于井区内，并位于元件区域下方。第一掺杂区设置于元件区域内，并位于深掺杂区上。第二掺杂区位于深掺杂区上并相邻设置于该第一掺杂区旁。第二掺杂区经由深掺杂区以及第一掺杂区而与井区电性绝缘。本发明所提出的二极管可降低寄生晶体管所引起的漏电流，并可降低布局面积。
-
公开(公告)号：CN114709209A
公开(公告)日：2022-07-05
申请号：CN202210237228.7
申请日：2022-03-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 一种集成电路包括T线圈电路、可控硅整流器(SCR)及信号损耗防止电路。T线圈电路耦合到输入/输出(I/O)焊盘及内部电路。可控硅整流器耦合到T线圈电路及内部电路。信号损耗防止电路耦合到T线圈电路及可控硅整流器。信号损耗防止电路包括耦合到T线圈电路及可控硅整流器的电阻器。静电电流流经电阻器且接通可控硅整流器。信号损耗防止电路也可包括耦合到T线圈电路及可控硅整流器的二极管电路。二极管电路被配置成防止信号损耗。
-
公开(公告)号：CN106206564B
公开(公告)日：2019-04-23
申请号：CN201510232109.2
申请日：2015-05-08
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
Abstract: 本发明揭露一种硅控整流器，包含基板、井区、深掺杂区、第一掺杂区、第二掺杂区、第三掺杂区以及第四掺杂区。井区设置于基板上，并设置于元件区域下方。深掺杂区设置于井区内。第一掺杂区具有第一导电型。第二掺杂区与第三掺杂区具有第一导电型，并位于深掺杂区上。第四掺杂区具有第二导电型，位于第二掺杂区与第三掺杂区之间，并位于深掺杂区上。第四掺杂区经由深掺杂区、第二掺杂区与第三掺杂区而与井区电性绝缘。本发明所提出的硅控整流器可制作于同一井区，以降低布局面积，并同时维持一定的电路效能。
-
公开(公告)号：CN107785364A
公开(公告)日：2018-03-09
申请号：CN201610785746.7
申请日：2016-08-31
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
Abstract: 一种有界栅极的硅控整流器，包含基板、N型井区、P型井区、第一和第二N型半导体区、第一和第二P型半导体区、以及第三半导体区。N型井区与P型井区配置于基板之中，第一N型半导体区与第二P型半导体区配置于N型井区之中，且连接至阳极端，第一P型半导体区与第二N型半导体区配置于P型井区之中，且连接至阴极端。第二N型半导体区与第二P型半导体区介于第一N型半导体区与第一P型半导体区之间，第三半导体区介于第二N型半导体区与第二P型半导体区之间。本发明透过将硅控整流器结合栅极结构与深沟渠隔离槽，控制闩锁现象的产生，通过降低阳极端与阴极端之间的等效距离，兼顾硅控整流器于电路设计中闩锁现象的控制与静电防护功能的维持。
-
公开(公告)号：CN102163840A
公开(公告)日：2011-08-24
申请号：CN201010207484.9
申请日：2010-06-17
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/0262
Abstract: 本发明提供一种静电放电保护电路、结构及射频接收器，该保护电路包括一硅控整流器以及一电感。硅控整流器包括一第一P型半导体材料、一第一N型半导体材料、一第二P型半导体材料及一第二N型半导体材料。第一P型半导体材料、第一N型半导体材料、第二P型半导体材料及第二N型半导体材料交错排列，并且电性耦接至一阳极与一阴极。阳极电性耦接第一P型半导体材料。阴极电性耦接第二N型半导体材料。电感电性耦接于阳极与第二P型半导体材料之间，或是电性耦接于阴极与第一N型半导体材料之间。本发明提供静电放电保护电路可补偿在高频频段下硅控整流器的寄生电容所造成的影响，从而避免失真现象。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.033 seconds)
