公开(公告)号：CN115050647A

公开(公告)日：2022-09-13

申请号：CN202210129801.2

申请日：2022-02-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王嘉亨 ,  伍邦齐 ,  王朝勋 ,  杨复凯 ,  王美匀

IPC: H01L21/336 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/78

Abstract: 提供了半导体结构及其制造方法。用于制造半导体结构的方法包括：在衬底上方形成栅极结构以及形成覆盖栅极结构的掩模层。该方法还包括：在衬底上方形成与栅极结构相邻的源极/漏极结构；以及在源极/漏极结构上方形成接触件。该方法还包括：在接触件和掩模层上方形成介电层以及在栅极结构上方形成穿过介电层和掩模层的第一沟槽。该方法还包括：在第一沟槽中形成第一导电结构，并去除第一导电结构的上部分。该方法还包括：形成穿过介电层并覆盖接触件和第一导电结构的第二导电结构。

公开(公告)号：CN110875380A

公开(公告)日：2020-03-10

申请号：CN201910784536.X

申请日：2019-08-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王嘉亨 ,  吴以雯 ,  李振铭 ,  杨复凯 ,  王美匀

IPC: H01L29/417 ,  H01L29/161 ,  H01L21/324 ,  H01L29/78

Abstract: 本公开涉及半导体结构及其制造方法。半导体结构的制造方法包含在半导体层上方形成外延源极/漏极部件，其中外延源极/漏极部件包含硅和锗，形成沟槽以暴露出外延源极/漏极部件的一部分，对外延源极/漏极部件暴露的部分进行退火，其中退火在外延源极/漏极部件的顶表面上方形成具有第一锗浓度的第一区以及设置于第一区下方的具有小于第一锗浓度的第二锗浓度的第二区，将第一区氧化，移除氧化的第一区，以及在第二区上方的沟槽中形成源极/漏极接点。

公开(公告)号：CN113284890A

公开(公告)日：2021-08-20

申请号：CN202110176810.2

申请日：2021-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王嘉亨 ,  陈俊翰 ,  吴以雯 ,  李振铭 ,  杨复凯 ,  王美匀

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

Abstract: 本发明提供了半导体器件及其形成方法。根据本发明实施例的半导体器件包括：在衬底上方沿着第一方向纵向延伸的第一鳍式结构；位于第一鳍式结构的源极/漏极区域上方的第一外延部件；布置在第一鳍式结构的沟道区域上方并且沿着垂直于第一方向的第二方向延伸的栅极结构；以及位于第一外延部件上方的源极/漏极接触件。该栅极结构的最底面比源极/漏极接触件的最底面更接近衬底。

公开(公告)号：CN113284890B

公开(公告)日：2025-01-17

申请号：CN202110176810.2

申请日：2021-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王嘉亨 ,  陈俊翰 ,  吴以雯 ,  李振铭 ,  杨复凯 ,  王美匀

IPC: H10D84/83 ,  H10D84/85 ,  H10D84/03

Abstract: 本发明提供了半导体器件及其形成方法。根据本发明实施例的半导体器件包括：在衬底上方沿着第一方向纵向延伸的第一鳍式结构；位于第一鳍式结构的源极/漏极区域上方的第一外延部件；布置在第一鳍式结构的沟道区域上方并且沿着垂直于第一方向的第二方向延伸的栅极结构；以及位于第一外延部件上方的源极/漏极接触件。该栅极结构的最底面比源极/漏极接触件的最底面更接近衬底。

公开(公告)号：CN109427896B

公开(公告)日：2021-12-17

申请号：CN201711276681.4

申请日：2017-12-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许劭铭 ,  李振铭 ,  吴以雯 ,  杨复凯 ,  王嘉亨 ,  王美匀

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/417

Abstract: 提供一种半导体装置的形成方法，包括：提供一结构；蚀刻第一和第二介电层以暴露第一和第二S/D特征；掺杂一p‑型掺质至第一和第二S/D特征；以及在掺杂p‑型掺质之后，对第一和第二S/D特征实施一选择性蚀刻制程，其中比起使第二S/D特征凹陷，选择性蚀刻制程较快地使第一S/D特征凹陷。上述结构包括：一基板；一第一栅极结构和一第二栅极结构，位于基板之上；一第一源极/漏极(S/D)特征及一第二S/D特征，位于基板之上，其中第一S/D特征与第一栅极结构相邻，第二S/D特征与第二栅极结构相邻，且第一和第二S/D特征包括不同的材料；一第一介电层，位于第一和第二栅极结构的侧壁之上且位于第一和第二S/D特征之上；以及一第二介电层，位于第一介电层之上。

公开(公告)号：CN109427896A

公开(公告)日：2019-03-05

申请号：CN201711276681.4

申请日：2017-12-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许劭铭 ,  李振铭 ,  吴以雯 ,  杨复凯 ,  王嘉亨 ,  王美匀

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/417

Abstract: 提供一种半导体装置的形成方法，包括：提供一结构；蚀刻第一和第二介电层以暴露第一和第二S/D特征；掺杂一p-型掺质至第一和第二S/D特征；以及在掺杂p-型掺质之后，对第一和第二S/D特征实施一选择性蚀刻制程，其中比起使第二S/D特征凹陷，选择性蚀刻制程较快地使第一S/D特征凹陷。上述结构包括：一基板；一第一栅极结构和一第二栅极结构，位于基板之上；一第一源极/漏极(S/D)特征及一第二S/D特征，位于基板之上，其中第一S/D特征与第一栅极结构相邻，第二S/D特征与第二栅极结构相邻，且第一和第二S/D特征包括不同的材料；一第一介电层，位于第一和第二栅极结构的侧壁之上且位于第一和第二S/D特征之上；以及一第二介电层，位于第一介电层之上。