用于异常工具和阶段诊断的2D/3D分析

    公开(公告)号:CN103714191B

    公开(公告)日:2017-04-12

    申请号:CN201310231147.7

    申请日:2013-06-09

    CPC classification number: G06F17/50 G03F7/70533 G03F7/70616 G05B23/024

    Abstract: 本发明公开了一种用于分析半导体加工系统的异常的方法,提供了对用于多个加工晶圆中的每个加工晶圆的多个工艺步骤的每个工艺步骤处与多个工具中的每个工具相关联的生产历史进行方差分析,以及确定关键工艺步骤。对每个工艺步骤处的多个晶圆的多个测量值进行回归分析,并且确定关键测量参数。对关键测量参数和关键工艺步骤进行协方差分析,并且基于f比率对关键工艺步骤进行排序,其中对关键工艺步骤的异常进行排序。而且,基于与协方差分析相关联的正交t比率来对与关键工艺步骤的每个工艺步骤相关联的多个工具排序,其中对与关键工艺步骤相关联的每个工具的异常进行排序。本发明还提供了用于异常工具和阶段诊断的2D/3D分析。

    优化可制造性设计(DFM)的方法

    公开(公告)号:CN103577624A

    公开(公告)日:2014-02-12

    申请号:CN201310022708.2

    申请日:2013-01-21

    CPC classification number: G06F17/5068 G06F2217/12 Y02P90/265

    Abstract: 本发明描述了一种优化DFM模拟的方法。该方法包括接收具有特征的集成电路(IC)设计数据,接收具有一个参数或多个参数的工艺数据,执行DFM模拟,以及优化DFM模拟。执行DFM模拟包括使用IC设计数据和工艺数据来生成模拟输出数据。优化DFM模拟包括通过DFM模拟来生成参数或多个参数的性能指数。优化DFM模拟包括在外部循环、中间循环和内部循环中调整参数或多个参数。优化DFM模拟还包括在参数或多个参数的范围以上定位参数或多个参数的性能指数的最低点。本发明还提供了一种优化可制造性设计(DFM)的方法。

    优化可制造性设计(DFM)的方法

    公开(公告)号:CN103577624B

    公开(公告)日:2016-10-26

    申请号:CN201310022708.2

    申请日:2013-01-21

    CPC classification number: G06F17/5068 G06F2217/12 Y02P90/265

    Abstract: 本发明描述了一种优化DFM模拟的方法。该方法包括接收具有特征的集成电路(IC)设计数据,接收具有一个参数或多个参数的工艺数据,执行DFM模拟,以及优化DFM模拟。执行DFM模拟包括使用IC设计数据和工艺数据来生成模拟输出数据。优化DFM模拟包括通过DFM模拟来生成参数或多个参数的性能指数。优化DFM模拟包括在外部循环、中间循环和内部循环中调整参数或多个参数。优化DFM模拟还包括在参数或多个参数的范围以上定位参数或多个参数的性能指数的最低点。本发明还提供了一种优化可制造性设计(DFM)的方法。

    由半导体晶片制造集成电路的装置和方法

    公开(公告)号:CN101859695B

    公开(公告)日:2012-02-22

    申请号:CN201010158437.X

    申请日:2010-03-31

    CPC classification number: G05B19/41875 H01L22/12 H01L22/20 Y02P90/22 Y02P90/26

    Abstract: 本发明提供一种由半导体晶片制造集成电路的装置和方法,该方法包括:对上述半导体晶片进行第一工艺;取得第一测量数据,用以指出已执行的第一工艺的正确性;使用第一测量数据,用以产生测量校正数据,其中测量校正数据包括有效部分以及无效部分;去除测量校正数据的无效部分,并且以测量校正模型模型化测量校正数据的有效部分;结合测量校正模型与第一工艺的第一工艺模型,用以产生多重解析模型,其中第一工艺模型模型化第一道工艺的输入输出关系;以及分析多重解析模型的响应与第二测量数据,用以控制第二工艺的成效。本发明用以增加先进工艺控制的控制器模块的控制有效性。

Patent Agency Ranking