-
公开(公告)号：CN114724614A
公开(公告)日：2022-07-08
申请号：CN202210179905.4
申请日：2022-02-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种磁铁组态系统与在磁阻式随机存取记忆体晶片中侦测磁穿隧接面矫顽磁力弱位元的方法，揭露的方法包括将含有磁阻式随机存取记忆体(magnetoresistive random‑access memory；MRAM)元件的半导体晶圆放置在第一磁场中，此第一磁场具有足以磁极化MRAM位元的强度且在晶圆的整个区域上具有实质均匀的场强度与方向。此方法还包括将晶圆放置在第二磁场中，此第二磁场有相反的场方向、在晶圆的整体区域上有实质均匀的场强度与方向与小于磁性反转MRAM位元的设计门槛。此方法还包括通过找出因暴露于第二磁场而被磁极反转的失效MRAM位元，判定失效MRAM位元存在。通过电性读取数据位元，或者由晶片探针读取MRAM元件的电压、电流、电阻等的一或多者还可以区分失效的MRAM位元。
-
公开(公告)号：CN107302051B
公开(公告)日：2022-06-24
申请号：CN201610768086.1
申请日：2016-08-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了半导体结构及其制造方法。半导体结构包括底电极通孔(BEVA)、位于BEVA上的再生层以及位于再生层上方的磁性隧道结(MTJ)层。BEVA包括位于BEVA的沟槽的底部和侧壁上方的衬垫层以及位于衬垫层上方的电镀的铜，填充BEVA的沟槽。再生层覆盖衬垫层的顶面和电镀的铜的顶面。
-
-
-
公开(公告)号：CN107017338A
公开(公告)日：2017-08-04
申请号：CN201611255244.X
申请日：2016-12-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭露涉及一种半导体结构和其形成方法。本揭露提供一种半导体结构，其包括一第N金属层，在一晶体管区上方，其中N是一自然数；以及一底部电极，在所述第N金属层上方。所述底部电极包含一底部部分，具有一第一宽度并且位于一底部电极通路BEVA中，所述第一宽度在所述BEVA的一顶部表面测量；以及一上方部分，具有一第二宽度并且位于所述底部部分上方。所述半导体结构也包括一磁性穿隧结MTJ层，具有一第三宽度并且位于所述上方部分上方；一顶部电极，在所述MTJ层上方；以及一第(N+1)金属层，在所述顶部电极上方。所述第二宽度大于所述第一宽度。
-
Patent Agency Ranking
公开(公告)号：CN107302051A
公开(公告)日：2017-10-27
申请号：CN201610768086.1
申请日：2016-08-30
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/228 , H01L43/02 , H01L43/08 , H01L43/12
Abstract: 本发明提供了半导体结构及其制造方法。半导体结构包括底电极通孔(BEVA)、位于BEVA上的再生层以及位于再生层上方的磁性隧道结(MTJ)层。BEVA包括位于BEVA的沟槽的底部和侧壁上方的衬垫层以及位于衬垫层上方的电镀的铜，填充BEVA的沟槽。再生层覆盖衬垫层的顶面和电镀的铜的顶面。
-
公开(公告)号：CN107039580A
公开(公告)日：2017-08-11
申请号：CN201610911668.0
申请日：2016-10-20
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/228 , H01L43/02 , H01L43/08 , H01L43/12
Abstract: 本发明提供了一种半导体结构，包括逻辑区和邻近逻辑区的存储区。存储区包括第N金属层、第N金属层上方的底部电极、底部电极上方的磁性隧道结(MTJ)层、MTJ层上方的顶部电极以及在顶部电极上方的第(N+1)金属层。顶部电极包括具有的氧化速率比钽或钽的衍生物的氧化速率低的材料。N是大于或等于1的整数。本发明实施例涉及半导体结构及其形成方法。
-
公开(公告)号：CN107887393B
公开(公告)日：2022-04-05
申请号：CN201710837641.6
申请日：2017-09-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11568 , H01L27/1157 , H01L27/11573
Abstract: 本发明实施例涉及一种具有单一底部电极层的存储器装置。本揭露涉及一种制造存储器装置的方法。所述方法通过在衬底上方形成层间介电ILD层且在所述ILD层上方的介电保护层内形成开口而执行。在所述开口内和所述介电保护层上方形成底部电极层。对所述底部电极层执行化学机械平面化CMP工艺以形成底部电极结构，所述底部电极结构具有平面上表面和从所述底部电极结构的下表面向外突出到所述开口内的凸出部。在所述底部电极结构上方形成存储器元件且在所述存储器元件上方形成顶部电极。
-
公开(公告)号：CN107017338B
公开(公告)日：2020-03-06
申请号：CN201611255244.X
申请日：2016-12-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭露涉及一种半导体结构和其形成方法。本揭露提供一种半导体结构，其包括一第N金属层，在一晶体管区上方，其中N是一自然数；以及一底部电极，在所述第N金属层上方。所述底部电极包含一底部部分，具有一第一宽度并且位于一底部电极通路BEVA中，所述第一宽度在所述BEVA的一顶部表面测量；以及一上方部分，具有一第二宽度并且位于所述底部部分上方。所述半导体结构也包括一磁性穿隧结MTJ层，具有一第三宽度并且位于所述上方部分上方；一顶部电极，在所述MTJ层上方；以及一第(N+1)金属层，在所述顶部电极上方。所述第二宽度大于所述第一宽度。
-
公开(公告)号：CN107887393A
公开(公告)日：2018-04-06
申请号：CN201710837641.6
申请日：2017-09-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11568 , H01L27/1157 , H01L27/11573
CPC classification number: H01L43/02 , H01L43/08 , H01L43/10 , H01L43/12 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/16 , H01L45/1608 , H01L45/1675 , H01L27/11573 , H01L27/11568 , H01L27/1157
Abstract: 本发明实施例涉及一种具有单一底部电极层的存储器装置。本揭露涉及一种制造存储器装置的方法。所述方法通过在衬底上方形成层间介电ILD层且在所述ILD层上方的介电保护层内形成开口而执行。在所述开口内和所述介电保护层上方形成底部电极层。对所述底部电极层执行化学机械平面化CMP工艺以形成底部电极结构，所述底部电极结构具有平面上表面和从所述底部电极结构的下表面向外突出到所述开口内的凸出部。在所述底部电极结构上方形成存储器元件且在所述存储器元件上方形成顶部电极。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.028 seconds)
