-
公开(公告)号：CN108122902B
公开(公告)日：2020-12-08
申请号：CN201710733120.6
申请日：2017-08-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 本发明的实施例涉及一种静电放电(ESD)保护器件，具有连接至第一电节点的源极区、连接至与第一电节点不同的第二电极的第一漏极区，以及位于源极区和第一漏极区之间的扩展漏极区。扩展漏极区包括N个电浮动掺杂区和连接至第二电极的M个栅极区，其中，N和M是大于1的整数并且N等于M。N个电浮动掺杂区的每一个电浮动掺杂区与M个栅极区的每一个栅极区相间布置。本发明的实施例还涉及一种集成电路(IC)。
-
公开(公告)号：CN109585438A
公开(公告)日：2019-04-05
申请号：CN201711174413.1
申请日：2017-11-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 一种具有静电放电保护的集成电路装置包括具有阱的衬底，所述阱具有第一导电类型且形成在所述衬底上。漏极区具有至少一个漏极扩散区及至少一个漏极导电嵌体，所述至少一个漏极扩散区具有第二导电类型且植入在阱中，所述至少一个漏极导电嵌体位于所述阱上。漏极导电嵌体电连接到漏极扩散区及输入/输出接垫。源极区包括多个源极扩散区，所述多个源极扩散区具有第二导电类型且植入在阱中，且所述源极扩散区电连接到电压端子。
-
公开(公告)号：CN113629049B
公开(公告)日：2024-03-22
申请号：CN202011634055.X
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 本文公开了一种静电放电器件。该静电放电器件包括静电放电(ESD)检测器、偏置发生器和ESD驱动器，该ESD驱动器包括彼此串联耦合的至少两个晶体管。ESD检测器被配置为检测输入信号并响应于检测到ESD事件而生成检测信号。偏置发生器被配置为根据检测信号生成偏置信号。至少两个晶体管根据偏置信号和逻辑控制信号来控制，并且将输入信号施加在至少两个晶体管两端。本文还公开了用于操作静电放电器件的方法。
-
公开(公告)号：CN109786370A
公开(公告)日：2019-05-21
申请号：CN201810970800.4
申请日：2018-08-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明描述了用于各种智能二极管的示例性配置和布置。本发明的智能二极管可以实现为静电放电保护电路的部分，以保护其他电子电路免受由静电放电事件导致的电流的影响。静电放电保护电路耗散由静电放电事件产生的一个或多个不期望的瞬态信号。在一些情况下，一些载流子电子和/或载流子空穴可以从本发明的智能二极管流入到半导体衬底中。本文描述的示例性配置和布置包括设计为收集这些载流子电子和/或载流子空穴的各种区域，以降低这些载流子电子和/或载流子空穴导致其他电子电路的闭锁的可能性。本发明的实施例还提供了集成电路。
-
公开(公告)号：CN114783994A
公开(公告)日：2022-07-22
申请号：CN202110549869.1
申请日：2021-05-20
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种集成电路元件及在静电放电事件中的保护方法，集成电路(IC)元件包含第一电源端、IO垫、耦接在第一电源端与IO垫之间的第一静电放电保护元件、耦接在第一电源端与IO垫之间的第一触发电流源元件，以及半导体基板，其中在半导体基板上形成第一静电放电保护元件以及第一触发电流源元件。第一静电放电保护元件包含具有耦合在IO垫和第一电源端之间的集电极和发射极的寄生BJT以及通过基板电阻耦合至第一电源端的井分接头的基极。第一触发电流源元件响应于IO垫上的静电放电电压而变成导电，并通过第一静电放电保护元件将静电放电电压放电到第一电源端。
-
Patent Agency Ranking
公开(公告)号：CN113675185A
公开(公告)日：2021-11-19
申请号：CN202110380845.8
申请日：2021-04-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 集成电路包括输入/输出(I/O)焊盘、静电放电(ESD)初级电路和偏置电压发生器。静电放电初级电路包括第一晶体管。第一晶体管的第一端子耦合到I/O焊盘。偏置电压发生器配置为向第一晶体管的栅极端子提供栅极偏置信号。响应于在I/O焊盘上发生ESD事件，偏置电压发生器提供处于第一电压电平的栅极偏置信号。偏置电压发生器响应于在I/O焊盘上没有发生ESD事件而提供处于第二电压电平的栅极偏置信号。第一电压电平低于第二电压电平。本发明的实施例还涉及静电放电保护的方法。
-
公开(公告)号：CN112530934A
公开(公告)日：2021-03-19
申请号：CN202010968158.3
申请日：2020-09-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置包括第一二极管、第二二极管、箝位电路及第三二极管。第一二极管耦接在输入/输出(I/O)垫与第一电压端子之间。第二二极管与第一二极管、I/O垫及第二电压端子耦接。箝位电路耦接在第一电压端子与第二电压端子之间。第二二极管及箝位电路用以引导在I/O垫与第一电压端子之间流动的静电放电(electrostatic discharge，ESD)电流的第一部分。耦接至第一电压端子的第三二极管以及第二二极管包括第一半导体结构，其用以引导在I/O垫与第一电压端子之间流动的ESD电流的第二部分。
-
公开(公告)号：CN109427780A
公开(公告)日：2019-03-05
申请号：CN201711090539.0
申请日：2017-11-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体装置，其包括第一类型的第一主动区、第二类型的第二主动区及多个栅极。栅极配置在第一主动区及第二主动区之上并横跨第一主动区及第二主动区。在多个栅极的第一栅极的第一侧处，第一主动区的第一区域用以接收第一电压，以及第二主动区的第一区域用以接收第二电压。在第一栅极的第二侧处，第一主动区的第二区域与第一电压断开，以及第二主动区的第二区域与第二电压断开。
-
公开(公告)号：CN108122902A
公开(公告)日：2018-06-05
申请号：CN201710733120.6
申请日：2017-08-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 本发明的实施例涉及一种静电放电(ESD)保护器件，具有连接至第一电节点的源极区、连接至与第一电节点不同的第二电极的第一漏极区，以及位于源极区和第一漏极区之间的扩展漏极区。扩展漏极区包括N个电浮动掺杂区和连接至第二电极的M个栅极区，其中，N和M是大于1的整数并且N等于M。N个电浮动掺杂区的每一个电浮动掺杂区与M个栅极区的每一个栅极区相间布置。本发明的实施例还涉及一种集成电路(IC)。
-
公开(公告)号：CN113675185B
公开(公告)日：2024-06-25
申请号：CN202110380845.8
申请日：2021-04-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 集成电路包括输入/输出(I/O)焊盘、静电放电(ESD)初级电路和偏置电压发生器。静电放电初级电路包括第一晶体管。第一晶体管的第一端子耦合到I/O焊盘。偏置电压发生器配置为向第一晶体管的栅极端子提供栅极偏置信号。响应于在I/O焊盘上发生ESD事件，偏置电压发生器提供处于第一电压电平的栅极偏置信号。偏置电压发生器响应于在I/O焊盘上没有发生ESD事件而提供处于第二电压电平的栅极偏置信号。第一电压电平低于第二电压电平。本发明的实施例还涉及静电放电保护的方法。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.025 seconds)
