公开(公告)号：CN108122902A

公开(公告)日：2018-06-05

申请号：CN201710733120.6

申请日：2017-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭柏霖 ,  杨涵任 ,  李介文 ,  竹立炜

IPC: H01L27/02

Abstract: 本发明的实施例涉及一种静电放电(ESD)保护器件，具有连接至第一电节点的源极区、连接至与第一电节点不同的第二电极的第一漏极区，以及位于源极区和第一漏极区之间的扩展漏极区。扩展漏极区包括N个电浮动掺杂区和连接至第二电极的M个栅极区，其中，N和M是大于1的整数并且N等于M。N个电浮动掺杂区的每一个电浮动掺杂区与M个栅极区的每一个栅极区相间布置。本发明的实施例还涉及一种集成电路(IC)。

公开(公告)号：CN107818975A

公开(公告)日：2018-03-20

申请号：CN201710536427.7

申请日：2017-07-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林文杰 ,  杨涵任 ,  苏郁迪

IPC: H01L27/02 ,  H01L21/77

Abstract: 本发明的实施例提供了一种集成电路器件，包括：生长在衬底上的至少两个外延生长的有源区，有源区放置第一栅极器件和第二栅极器件之间。集成电路器件包括位于两个外延生长的有源区之间且位于在第一栅极器件和第二栅极器件之间的至少一个伪栅极，其中每个有源区在长度上是基本均匀的。在具有第一导电类型的第一阱上方形成第一栅极器件和第二器件，并且在具有第二导电类型的第二阱上方形成伪栅极。本发明的实施例还提供了一种用于形成静电放电(ESD)器件的方法。

公开(公告)号：CN107818975B

公开(公告)日：2021-01-22

申请号：CN201710536427.7

申请日：2017-07-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林文杰 ,  杨涵任 ,  苏郁迪

IPC: H01L27/02 ,  H01L21/77

Abstract: 本发明的实施例提供了一种集成电路器件，包括：生长在衬底上的至少两个外延生长的有源区，有源区放置第一栅极器件和第二栅极器件之间。集成电路器件包括位于两个外延生长的有源区之间且位于在第一栅极器件和第二栅极器件之间的至少一个伪栅极，其中每个有源区在长度上是基本均匀的。在具有第一导电类型的第一阱上方形成第一栅极器件和第二器件，并且在具有第二导电类型的第二阱上方形成伪栅极。本发明的实施例还提供了一种用于形成静电放电(ESD)器件的方法。

公开(公告)号：CN108122902B

公开(公告)日：2020-12-08

申请号：CN201710733120.6

申请日：2017-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭柏霖 ,  杨涵任 ,  李介文 ,  竹立炜

IPC: H01L27/02

Abstract: 本发明的实施例涉及一种静电放电(ESD)保护器件，具有连接至第一电节点的源极区、连接至与第一电节点不同的第二电极的第一漏极区，以及位于源极区和第一漏极区之间的扩展漏极区。扩展漏极区包括N个电浮动掺杂区和连接至第二电极的M个栅极区，其中，N和M是大于1的整数并且N等于M。N个电浮动掺杂区的每一个电浮动掺杂区与M个栅极区的每一个栅极区相间布置。本发明的实施例还涉及一种集成电路(IC)。

公开(公告)号：CN106560923A

公开(公告)日：2017-04-12

申请号：CN201610751709.4

申请日：2016-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏郁迪 ,  杨涵任 ,  林文杰 ,  竹立炜

IPC: H01L27/02

CPC classification number: H01L27/0262 ,  H01L27/0207 ,  H01L27/0255 ,  H01L29/0692 ,  H01L29/1095 ,  H01L29/861 ,  H01L27/0248

Abstract: 静电放电(ESD)保护电路包括形成具有多行和多列的阵列的多组p型重掺杂半导体带(p+带)和多组n型重掺杂半导体带(n+带)。在多行和多列的每一个中，多组p+带和多组n+带被分配为交替布局。ESD保护电路还包括多个栅极堆叠件，每一个栅极堆叠件都包括与多组p+带中的一组的边缘对准的第一边缘、和与多组n+带中的一组的边缘对准的第二边缘。本发明还提供了具有棋盘式布局的SCR。