公开(公告)号：CN113809068A

公开(公告)日：2021-12-17

申请号：CN202110274808.9

申请日：2021-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡政宏 ,  陈玺中 ,  林筱蒨 ,  左佳聪 ,  廖志腾

IPC: H01L27/06

Abstract: 一种制造一半导体装置的方法包括与以下操作有关的步骤：将一晶体管的源极及漏极阱形成于一半导体基板中；将该晶体管的一栅极电极形成于该半导体基板上；将一隔离结构形成于该半导体基板中，该隔离结构邻近于该晶体管；以及将一第一层间介电质(inter‑layer dielectric；ILD)材料沉积在该晶体管及该隔离结构上。该方法亦包括以下步骤：将一电容膜堆叠沉积在该第一ILD材料上，将该电容膜堆叠中的图案形成在该隔离结构上，及藉由蚀刻该电容膜堆叠的一导电材料形成一电容板。蚀刻该导电材料包括以相对于该电容膜堆叠中的其他材料的至少16的一选择比执行一液体蚀刻制程。

公开(公告)号：CN1905134A

公开(公告)日：2007-01-31

申请号：CN200610072446.0

申请日：2006-04-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 左佳聪 ,  赖俊宏 ,  吴玫真 ,  许立德 ,  苏斌嘉 ,  陈柏仁

IPC: H01L21/28 ,  H01L21/335 ,  H01L21/66

CPC classification number: H01L22/12 ,  H01L21/28123 ,  H01L21/76224 ,  H01L22/26 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种控制半导体装置栅极形成的方法，包括测定在晶圆上隔离结构的阶差高度；使用阶差高度来决定阶差高度与过蚀刻时间之间的关连性；根据阶差高度来决定过蚀刻时间；以及用过蚀刻时间来蚀刻栅极。此方法更包括显影后检视步骤，以测定栅极轮廓并微调栅极形成控制。晶圆内非一致性可通过测定晶圆上阶差高度非一致性以及通过调整栅极制程而改善。本发明所述控制半导体装置栅极形成的方法，对于栅极形成控制，提供了一种简单且有经济效益的方法及系统，而在产品的生产量上不会有显著的减少。

公开(公告)号：CN100419962C

公开(公告)日：2008-09-17

申请号：CN200610072446.0

申请日：2006-04-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 左佳聪 ,  赖俊宏 ,  吴玫真 ,  许立德 ,  苏斌嘉 ,  陈柏仁

IPC: H01L21/28 ,  H01L21/335 ,  H01L21/66

CPC classification number: H01L22/12 ,  H01L21/28123 ,  H01L21/76224 ,  H01L22/26 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种控制半导体装置栅极形成的方法，包括测定在晶圆上隔离结构的阶差高度；使用阶差高度来决定阶差高度与过蚀刻时间之间的关连性；根据阶差高度来决定过蚀刻时间；以及用过蚀刻时间来蚀刻栅极。此方法更包括显影后检视步骤，以测定栅极轮廓并微调栅极形成控制。晶圆内非一致性可通过测定晶圆上阶差高度非一致性以及通过调整栅极制程而改善。本发明所述控制半导体装置栅极形成的方法，对于栅极形成控制，提供了一种简单且有经济效益的方法及系统，而在产品的生产量上不会有显著的减少。

公开(公告)号：CN101154578A

公开(公告)日：2008-04-02

申请号：CN200710137622.9

申请日：2007-07-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 左佳聪 ,  岑翰儒 ,  法玉祥

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L21/32137 ,  H01L21/28035 ,  H01L21/31116 ,  H01L29/78

Abstract: 本发明是有关于一种用以制作半导体结构的方法与系统，其中此种半导体结构的基材上至少覆盖有一材料层。此材料层的至少一部分为至少一第一前驱物所蚀刻，因此需定义出至少一材料图样。依附于此材料图样上的电荷会随着至少一放电气体被移除。

公开(公告)号：CN107564811A

公开(公告)日：2018-01-09

申请号：CN201710243000.8

申请日：2017-04-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖志腾 ,  翁子展 ,  邱意为 ,  陈永传 ,  左佳聪 ,  林侑立 ,  刘俊鸿 ,  陈坤成

IPC: H01L21/3213 ,  H01L21/8234

CPC classification number: H01L21/283 ,  H01L21/3065 ,  H01L21/67011 ,  H01L21/67063 ,  H01L21/6833 ,  H01L21/76224 ,  H01L21/823431 ,  H01L29/66795 ,  H01L29/7848

Abstract: 本公开提供一半导体装置的制造工具及制程以形成半导体装置。前述半导体装置的制造工具的边缘环包括高电子移动性材料以延伸电场及鞘层，而将鞘层的弯曲从半导体晶圆移开，因此降低或消除在蚀刻制程中因弯曲所造成的冲击。

公开(公告)号：CN100499026C

公开(公告)日：2009-06-10

申请号：CN200710137622.9

申请日：2007-07-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 左佳聪 ,  岑翰儒 ,  法玉祥

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L21/32137 ,  H01L21/28035 ,  H01L21/31116 ,  H01L29/78

Abstract: 本发明是有关于一种用以制作半导体结构的方法与系统，其中此种半导体结构的基材上至少覆盖有一材料层。此材料层的至少一部份为至少一第一前驱物所蚀刻，因此需定义出至少一材料图样。依附于此材料图样上的电荷会随着至少一放电气体被移除。