公开(公告)号：CN112447540A

公开(公告)日：2021-03-05

申请号：CN202010382910.6

申请日：2020-05-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何韦德 ,  吴汉威 ,  唐沛陞 ,  李孟融 ,  林华泰 ,  童思频 ,  姜兰欣

IPC: H01L21/66

Abstract: 本揭露揭示一种用于使用高阶晶圆翘曲评估薄膜非均匀应力的方法，步骤包括：量测归因于薄膜沉积的越过一晶圆区域的一净晶圆翘曲，将一二维低阶多项式适配至这些晶圆翘曲量测值，及自越过该晶圆区域的该净晶圆翘曲减去该低阶多项式。

公开(公告)号：CN115527852A

公开(公告)日：2022-12-27

申请号：CN202210974326.9

申请日：2022-08-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何韦德 ,  唐沛陞 ,  吴汉威 ,  龙元祥 ,  林华泰 ,  王辰戎

IPC: H01L21/3213 ,  H01L21/66

Abstract: 一种用于制造半导体元件的系统及其集成电路图案化的方法，在对集成电路进行图案化的方法中，当设置于测试基板上的具有已知厚度的测试层经历倾斜角度电浆蚀刻时，接收测试层厚度变化数据。确定由倾斜角度电浆蚀刻引起的每个基板位置的重叠偏移数据。基于接收到的厚度变化数据确定重叠偏移数据。重叠偏移数据与半导体基板上的第一层的第一电路图案与设置于基板上的第一层上的第二层的对应的第二电路图案之间的重叠相关联。在微影操作的期间，基于重叠偏移数据调整基板的位置，以在第二层上图案化抗蚀剂层。第二层基于遮罩的投影布局图案并使用倾斜角电浆蚀刻来图案化。